半导体封装件及其制造方法技术

技术编号:15793646 阅读:200 留言:0更新日期:2017-07-10 05:23
公开了一种半导体封装件。所述半导体封装件包括:堆叠结构;成型层,设置在堆叠结构的至少一个侧壁上;再分布线,电连接到堆叠结构;以及外部端子,电连接到再分布线。堆叠结构包括半导体芯片,半导体芯片具有有源表面和与有源表面相对的非有源表面。虚设基底设置在半导体芯片的非有源表面上。粘合层设置在虚设基底和半导体芯片之间。成型层包括与再分布线相邻的顶表面和与顶表面相对的底表面。通过成型层的底表面暴露虚设基底。

【技术实现步骤摘要】
半导体封装件及其制造方法本专利申请要求于2015年12月31日提交到韩国知识产权局的第10-2015-0191285号韩国专利申请的优先权,该韩国专利申请的公开内容通过引用全部包含于此。
本专利技术构思的示例性实施例涉及一种半导体封装件,更具体地,涉及一种制造所述半导体封装件的方法。
技术介绍
在制造半导体芯片或半导体封装件的工艺中可以包括研磨半导体芯片的工艺。在研磨工艺期间,在半导体芯片上会出现划痕或裂纹并且/或者半导体芯片会被污染物污染。因此,会减少半导体芯片的良率。
技术实现思路
本专利技术构思的示例性实施例可以提供一种包括不被损害或污染的半导体芯片的半导体封装件以及制造半导体封装件的方法。本专利技术构思的示例性实施例可以提供一种具有提高的半导体封装件的良率的半导体封装件以及制造半导体封装件的方法。本专利技术构思的示例性实施例可以提供一种具有增强的电特性和/或机械特性的半导体封装件以及制造半导体封装件的方法。根据本专利技术的示例性实施例,半导体封装件包括堆叠结构、设置在堆叠结构的至少一个侧壁上的成型层、电连接到堆叠结构的再分布线以及电连接到再分布线的外部端子。堆叠结构包括半导体芯片,所述半导体芯片具有有源表面和与有源表面相对的非有源表面。粘合层设置在半导体芯片的非有源表面上。虚设基底设置在粘合层上。成型层包括与再分布线相邻的顶表面以及与顶表面相对的底表面。通过成型层的底表面暴露虚设基底。根据本专利技术的示例性实施例,半导体封装件包括堆叠结构,所述堆叠结构包括半导体芯片、设置在半导体芯片下方的虚设基底以及设置在虚设基底和半导体芯片之间的金属粘合层。成型层设置在堆叠结构的第一侧壁和第二侧壁上。成型层具有顶表面以及与顶表面相对的底表面。外部端子电连接到半导体芯片。外部端子设置在成型层的顶表面上。半导体芯片包括有源表面和与有源表面相对的非有源表面,其中,在有源表面上设置有电连接到外部端子的电路层。虚设基底设置在半导体芯片的非有源表面上。通过成型层的底表面暴露虚设基底。根据本专利技术的示例性实施例,半导体封装件包括半导体芯片,所述半导体芯片包括顶表面、设置在顶表面上的电路层以及与顶表面相对的底表面。粘合层覆盖半导体芯片的底表面。成型层设置在半导体芯片和粘合层的至少一个侧壁上。再分布线电连接到半导体芯片的电路层上。再分布线设置在半导体芯片的顶表面上并且延伸到成型层上。外部端子电连接到再分布线。附图说明通过参照附图详细地描述专利技术构思的示例性实施例,专利技术构思的以上和其它特征将变得更加明显,在附图中:图1A是示出根据本专利技术构思的一些示例性实施例的半导体封装件的剖视图。图1B是示出根据本专利技术构思的一些示例性实施例的半导体封装件的剖视图。图1C是示出根据本专利技术构思的一些示例性实施例的半导体封装件的剖视图。图1D是示出根据本专利技术构思的一些示例性实施例的半导体封装件的剖视图。图2A、图2C、图2D、图2E、图2F、图2G、图2H、图2I和图2J是示出根据本专利技术构思的一些示例性实施例的制造半导体封装件的方法的剖视图。图2B是示出图2A的另一个实施例的剖视图。图2K是示出图2J的另一个实施例的剖视图。图3A、图3B、图3C、图3D、图3E和图3F是示出根据本专利技术构思的一些示例性实施例的制造半导体封装件的方法的剖视图。图3G是示出图3F的另一个实施例的剖视图。具体实施方式图1A是示出根据本专利技术构思的一些示例性实施例的半导体封装件的剖视图。参照图1A,半导体封装件1可以包括包含半导体芯片101的堆叠结构10、电连接到半导体芯片101的再分布线121、电连接到再分布线121的外部端子125以及设置在堆叠结构10的至少一个侧壁上的成型层105。在本专利技术构思的一些示例性实施例中,半导体封装件1不需要包括诸如印刷电路板(PCB)的封装基底。半导体芯片101可以具有有源表面101a。电路层104可以设置在有源表面101a上。半导体芯片101可以包括与有源表面101a相对的非有源表面101b。有源表面101a可以包括电连接到电路层104的一个或更多个芯片焊盘103。在本专利技术构思的一些示例性实施例中,芯片焊盘103可以设置在半导体芯片101的有源表面101a的边缘区域中。在本专利技术构思的一些示例性实施例中,至少一个芯片焊盘103可以设置在半导体芯片101的有源表面101a的中心区域中。在本专利技术构思的一些示例性实施例中,芯片焊盘103可以设置在半导体芯片101的有源表面101a的基本上整个区域上。半导体芯片101的有源表面101a可以与成型层105的顶表面105a共平面。例如,半导体芯片101可以是存储芯片、逻辑芯片或存储芯片和逻辑芯片的组合。堆叠结构10可以包括设置在半导体芯片101的非有源表面101b上的虚设基底113。粘合层111可以设置在虚设基底113和非有源表面101b之间。粘合层111和虚设基底113中的至少一个可以包括导体材料、非导体材料或半导体材料。例如,粘合层111可以包括金属膏(例如,铜膏),虚设基底113可以包括硅基底。可以通过成型层105的底表面105c暴露虚设基底113。堆叠结构10的厚度T2可以等于或相似于成型层105的厚度T3。金属粘合层111可以充当散热层,因此从半导体芯片101产生的热可以有效地消散。如下面参照图2I更加详细地描述的,虚设基底113可以减少或防止在制造工艺期间可能出现在半导体芯片101中的划痕或裂纹。虚设基底113可以减少或防止半导体封装件1的翘曲。虚设基底113和半导体芯片101可以具有基本上相同的尺寸或者可以具有彼此不同的尺寸。例如,虚设基底113的尺寸S1(例如,宽度)可以等于或相似于半导体芯片101的尺寸S2(例如,宽度)。虚设基底113的厚度X1可以等于半导体芯片101的厚度X2或者与半导体芯片101的厚度X2不同。再分布线121可以电连接到芯片焊盘103。再分布线121可以越过半导体芯片101的侧壁延伸到成型层105上。外部端子125可以连接到再分布线121的端部。半导体封装件1可以具有扇出结构,在扇出结构中,外部端子125围绕半导体芯片101布置。保护层123可以覆盖再分布线121、半导体芯片101的有源表面101a以及成型层105的顶表面105a。图1B、图1C和图1D是示出根据本专利技术构思的一些示例性实施例的半导体封装件的剖视图。可以省略或简要地提到如以上参照图1A描述的在本专利技术构思的示例性实施例中的相同或相似的元件和/或技术特征的描述。可以描述以上参照图1A描述的本专利技术构思的示例性实施例和参照图1B、1C和1D描述的本专利技术构思的示例性实施例之间的不同。参照图1B,半导体封装件2可以包括包含半导体芯片101和粘合层111的堆叠结构10。半导体封装件2不需要包括虚设基底113。可以通过成型层105的底表面105d暴露粘合层111。当粘合层111包括金属材料时,粘合层111可以充当散热层并且可以充当基底,这可以减少或消除半导体封装件2的翘曲。参照图1C,半导体封装件3可以包括其尺寸S1大于半导体芯片101的尺寸S2的虚设基底113。可以通过成型层105的底表面105c暴露虚设基底113。虚设基底113的侧壁不需要达到成型层105的侧壁。例如,可以通过成型层105覆盖虚设基底113的侧壁。参照图1D,半导本文档来自技高网...
半导体封装件及其制造方法

【技术保护点】
一种半导体封装件,所述半导体封装件包括:堆叠结构;成型层,设置在所述堆叠结构的至少一个侧壁上;再分布线,电连接到所述堆叠结构;以及外部端子,电连接到所述再分布线,其中,所述堆叠结构包括:半导体芯片,具有有源表面和与所述有源表面相对的非有源表面;粘合层,设置在所述半导体芯片的所述非有源表面上;以及虚设基底,设置在所述粘合层上,其中,所述成型层包括与所述再分布线相邻的顶表面以及与所述顶表面相对的底表面,其中,通过所述成型层的所述底表面暴露所述虚设基底。

【技术特征摘要】
2015.12.31 KR 10-2015-01912851.一种半导体封装件,所述半导体封装件包括:堆叠结构;成型层,设置在所述堆叠结构的至少一个侧壁上;再分布线,电连接到所述堆叠结构;以及外部端子,电连接到所述再分布线,其中,所述堆叠结构包括:半导体芯片,具有有源表面和与所述有源表面相对的非有源表面;粘合层,设置在所述半导体芯片的所述非有源表面上;以及虚设基底,设置在所述粘合层上,其中,所述成型层包括与所述再分布线相邻的顶表面以及与所述顶表面相对的底表面,其中,通过所述成型层的所述底表面暴露所述虚设基底。2.根据权利要求1所述的半导体封装件,其中,所述粘合层包括金属膏。3.根据权利要求1所述的半导体封装件,其中,所述再分布线设置在所述半导体芯片的所述有源表面上并且越过所述半导体芯片的侧壁延伸到所述成型层上。4.根据权利要求1所述的半导体封装件,其中,所述成型层围绕所述半导体芯片的侧壁,其中,所述外部端子设置在围绕所述半导体芯片的所述侧壁的所述成型层的所述顶表面上。5.根据权利要求1所述的半导体封装件,其中,所述半导体封装件还包括设置在所述再分布线上并且覆盖所述半导体芯片的所述有源表面和所述成型层的所述顶表面的保护层。6.根据权利要求1所述的半导体封装件,其中,所述虚设基底的尺寸基本上等于所述半导体芯片的尺寸。7.根据权利要求1所述的半导体封装件,其中,所述虚设基底的尺寸大于或小于所述半导体芯片的尺寸。8.根据权利要求1所述的半导体封装件,其中,所述半导体芯片的所述有源表面基本上与所述成型层的所述顶表面共平面。9.一种半导体封装件,所述半导体封装件包括:堆叠结构,包括:半导体芯片;虚设基底,设置在所述半导体芯片下方;以及金属粘合层,设置在所述虚设基底和所述半导体芯片之间;成型层,设置在所述堆叠结构的第一侧壁和第二侧壁上,所述成型层具有顶表面以及与所述顶表面相对的底表面;以及外部端子,电连接到所述半导体芯片,所述外部端子设置在所述成型层的所述顶表面上,其中,所述半导体芯片包括:有源表面,在有源表面上设置有电连接到所述外部端子的电路层;非有源表面,与所述有...

【专利技术属性】
技术研发人员:权容焕柳承官
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:韩国,KR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1