半导体装置与其形成方法制造方法及图纸

半导体装置的形成方法包括：形成第一介电层于基板上，以及形成多个第一凹陷于第一介电层中。形成多个金属线路于第一凹陷中，且金属线路沿着第一方向延伸。形成掩模层于金属线路与第一介电层上。掩模层包括沿着第一方向延伸的第一开口，且第一开口位于两个相邻的金属线路之间的空间上。以掩模层作为蚀刻掩模，蚀刻第一介电层以形成第一凹槽对应金属线路之间的第一开口。形成第二介电层，以形成第一气隙于第一凹槽中。第一开口于第二方向的宽度小于两个相邻的金属线路于第二方向的间距，且第二方向垂直于第一方向。

【技术实现步骤摘要】
半导体装置与其形成方法
本公开关于半导体集成电路，更特别关于在金属线路之间具有气隙的半导体装置与其形成方法。
技术介绍
新一代的集成电路(IC)具有较高效能与较多功能，当其导入半导体产业时，将增加IC的单元密度。IC的构件或单元之间的尺寸或间距将缩小，这将导致多种问题。举例来说，当相邻的两个导电结构的间距缩短时，将增加寄生电容而增加耗能与电阻-电容(RC)时间常数(比如延迟信号)。两个相邻的导电结构如金属线路之间的电容，填入导电结构之间的绝缘材料其介电常数(k值)的函数，以及导电结构的侧壁表面的尺寸与导电结构之间距的函数。如此一来，半导体IC效能与功能的持续改良取决于低k值的绝缘材料发展。由于具有最低介电常数的物质为空气(k＝1.0)，气隙可进一步降低金属线路层的等效k值。
技术实现思路
本公开一实施例提供的半导体装置的形成方法，包括：形成第一介电层于基板上；形成多个第一凹陷于第一介电层中；形成多个金属线路于第一凹陷中，且金属线路沿着第一方向延伸；形成掩模层于金属线路与第一介电层上，掩模层包括沿着第一方向延伸的第一开口，且第一开口位于两个相邻的金属线路之间的空间上；以掩模层作为蚀刻掩模，蚀刻第一介电层以形成第一凹槽对应两个相邻的金属线路之间的第一开口；以及形成第二介电层以形成第一气隙于第一凹槽中，其中第一开口于第二方向的宽度小于两个相邻的金属线路于第二方向的间距，且第二方向垂直于第一方向。本公开一实施例提供的半导体装置的形成方法，包括：形成第一介电层于基板上；形成多个第一凹陷于第一介电层中；形成多个金属线路于第一凹陷中，且金属线路沿着第一方向延伸；形成第一绝缘层于金属线路与第一介电层上；形成第一掩模图案于第一绝缘层上，第一掩模图案包含沿着第一方向延伸的第一开口，第一开口于第二方向具有宽度，且第二方向垂直于第一方向；缩减第一开口的宽度以形成第二掩模图案，第二掩模图案具有第二开口，且第二开口的宽度小于第一开口；以第二掩模图案作为蚀刻掩模，图案化第一绝缘层以形成第三开口于第一绝缘层中，且第三开口对应第二开口；以及经由第三开口蚀刻第一介电层，以形成第一凹槽对应两个相邻的金属线路之间的第三开口；以及形成第二介电层以形成第一气隙于第一凹槽中，其中第三开口于第二方向的宽度，小于两个相邻的金属线路于第二方向的间距。本公开一实施例提供的半导体装置，包括：第一介电层，位于基板上；多个金属线路埋置于第一介电层中，且金属线路沿着第一方向延伸；第二介电层，位于第一介电层与金属线路上；绝缘层，位于第一介电层与第二介电层之间；以及气隙，形成于两个相邻的金属线路之间，其中绝缘层完全覆盖两个相邻的金属线路的上表面，使金属线路的上表面不接触第二介电层，以及绝缘层悬吊于两个相邻的金属线路之间的空间上。附图说明图1至11本公开一实施例中，依序制作具有气隙的半导体装置的工艺。图12具有气隙的半导体装置的比较例。【符号说明】A1密线路区A2疏线路区H1深度L1悬吊量S1、S2间距TR梯形区域W1、W2、W3宽度1基板5下层结构10第一ILD层15第一凹陷20下层的ESL30下层的盖层50第二ILD层52第一凹槽54第二凹槽56、58气隙90阻障层100、102、104、106金属线路150第三ILD层200第一ESL210第一掩模层212交联层215、215’第一开口217、217’第二开口215”、217”开口220第二掩模层230光阻图案235第一开口237第二开口240第二ESL260盖层300毯覆性的间隔物层312第一侧壁间隔物314第二侧壁间隔物具体实施方式可以理解的是，下述内容提供的不同实施例或实例可实施本专利技术的不同结构。特定构件与排列的实施例用以简化本专利技术而非局限本专利技术。举例来说，单元尺寸并不限于公开的范围或数值，而可依工艺条件及/或装置所需的性质而定。此外，形成第一构件于第二构件上的叙述包含两者直接接触，或两者的间隔有其他额外构件而非直接接触。为了简化与清楚说明，可依不同比例任意绘示多种结构。此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90或其他角度，因此方向性用语仅用以说明图示中的方向。此外，用语「的组成为」指的是「包括」或者「由…组成」。图1至11本公开一实施例中，依序制作具有气隙的半导体装置的工艺。图1-11的工艺形成金属线路层之一于基板上。虽然基板与金属线路层之间具有半导体装置(以下称作下层结构)，其由核心结构如晶体管或其他单元(如接点)所组成，但图1-11将省略这些单元的细节以简化图式。工艺顺序可视情况改变。图1至3、5A、6A、...10A、与11为剖视图，而图5B、6B、...与10B为上视图。如图1所示，第一ILD(层间介电)层10形成于下层结构5上，而下层结构5位于基板1上。ILD层亦可称作IMD(金属间介电)层。举例来说，第一ILD层10的组成可为一或多层的低k介电材料。低k介电材料的k值低于约4.0。某些低k材料的k值可低于约3.5，而其他低k材料的k值可低于约2.5。第一ILD层10的材料可为包含Si、O、C、及/或H等元素的化合物，比如SiCOH或SiOC。有机材料如高分子亦可作为第一ILD层10。举例来说，第一ILD层10的组成可为一或多层的含碳材料、有机硅酸盐玻璃、含成孔剂的材料、及/或上述的组合。在某些实施例中，第一ILD层10亦可含氮。第一ILD层10可为孔洞层。在一实施例中，第一ILD层10的密度小于约3g/cm3。在其他实施例中，第一ILD层10的密度可小于约2.5g/cm3。举例来说，第一ILD层10的形成方法可为等离子体增强化学气相沉积(PECVD)、低压CVD(LPCVD)、原子层CVD(ALCVD)、及/或旋转涂布技术。以PECVD为例，沉积膜的基板温度介于约25℃至约400℃之间，而压力小于100Torr。在某些实施例中，第一ILD层10包含层间绝缘膜与线路间绝缘膜，而金属线路主要形成于金属间绝缘膜中。层间绝缘膜可包含SiOC膜，而线路间绝缘膜可包含TEOS(四乙氧基硅烷)膜。在某些实施例中，下层的ESL(蚀刻停止层)20形成于第一ILD层10上，而下层的盖层30形成于下层的ESL20上。下层的ESL20包含一或多层的SiN、SiCO、SiON、SiCN、或SiCON。在某些实施例中，下层的盖层30包含一或多层的氧化硅为主材料，比如氧化硅、四乙氧硅烷、或SiON。此外，第二ILD层50形成于第一ILD层10上，或下层的盖层30上(若采用下层的盖层30)。第二ILD层50的材料可择自前述的第一ILD层10的材料。如图2所示，以图案化步骤如光刻与蚀刻工艺形成第一凹陷15于第二ILD层50中。在某些实施例中，用以连接至一或多个下方结构的一或多个单元的一或多个通孔(接点孔，未图示)形成于第一凹陷15的底部。如图3所示，金属材料形成于第一凹陷中，以形成金属线路100、102、104、与106。用以形成金属线路的步骤包含镶嵌工艺。在镶嵌工艺中，一或多层的金属材料形成于第一凹陷15中与第二ILD层50的上表面上。接本文档来自技高网...

【技术保护点】
一种半导体装置的形成方法，包括：形成一第一介电层于一基板上；形成多个第一凹陷于该第一介电层中；形成多个金属线路于该些第一凹陷中，且该些金属线路沿着一第一方向延伸；形成一掩模层于该些金属线路与该第一介电层上，该掩模层包括沿着该第一方向延伸的一第一开口，且该第一开口位于两个相邻的该些金属线路的间的空间上；以该掩模层作为一蚀刻掩模，蚀刻该第一介电层以形成一第一凹槽对应两个相邻的该些金属线路的间的该第一开口；以及形成一第二介电层以形成一第一气隙于该第一凹槽中，其中该第一开口于一第二方向的宽度小于两个相邻的该些金属线路于该第二方向的间距，且该第二方向垂直于该第一方向。

【技术特征摘要】
2015.12.30 US 62/273,387;2016.05.17 US 15/157,1591.一种半导体装置的形成方法，包括：形成一第一介电层于一基板上；形成多个第一凹陷于该第一介电层中；形成多个金属线路于该些第一凹陷中，且该些金属线路沿着一第一方向延伸；形成一掩模层于该些金属线路与该第一介电层上，该掩模层包括沿着该第一方向延伸的一第一开口，且该第一开口位于两个相邻的该些金属线路的间的空间上；以该掩模层作为一蚀刻掩模，蚀刻该第一介电层以形成一第一凹槽对应两个相邻的该些金属线路的间的该第一开口；以及形成一第二介电层以形成一第一气隙于该第一凹槽中，其中该第一开口于一第二方向的宽度小于两个相邻的该些金属线路于该第二方向的间距，且该第二方向垂直于该第一方向。2.如权利要求1所述的半导体装置的形成方法，其中形成该第一凹槽的步骤后，该掩模层覆盖且未露出两个相邻的该些金属线路的上表面。3.如权利要求1所述的半导体装置的形成方法，其中该第二介电层包括两个或更多的介电层。4.一种半导体装置的形成方法，包括：形成一第一介电层于一基板上；形成多个第一凹陷于该第一介电层中；形成多个金属线路于该些第一凹陷中，且该些金属线路沿着一第一方向延伸；形成一第一绝缘层于该些金属线路与该第一介电层上；形成一第一掩模图案于该第一绝缘层上，该第一掩模图案包含沿着该第一方向延伸的一第一开口，该第一开口于一第二方向具有一宽度，且该第二方向垂直于该第一方向；缩减该第一开口的宽度以形成一第二掩模图案，该第二掩模图案具有一第二开口，且该第二开口的宽度小于该第一开口；以该第二掩模图案作为一蚀刻掩模，图案化该第一绝缘层以形成一第三开口于该第一绝缘层中，且该第三开口对应该第二开口；以及经由该第三开口蚀刻该第一...

【专利技术属性】
技术研发人员：吴於贝，魏圣轩，李莉渝，吴岱洋，陈殿豪，郑价言，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71