半导体装置及其制造方法制造方法及图纸

本公开实施例提供一种半导体装置及其制造方法，上述半导体装置包括一第一栅极结构、一第二栅极结构、一第一源极/漏极结构和一第二源极/漏极结构。上述第一栅极结构包括一第一栅极和设置于上述第一栅极上的一第一绝缘盖层。上述第二栅极结构包括一第二栅极和设置于上述第一栅极上的一第一导电接触层。上述第一源极/漏极结构包括一第一源极/漏极导电层和设置于上述第一源极/漏极导电层上方的一第二绝缘盖层。上述第二源极/漏极结构包括一第二源极/漏极导电层和设置于上述第二源极/漏极导电层上方的一第二导电接触层。

【技术实现步骤摘要】
半导体装置及其制造方法
本专利技术实施例涉及一种半导体装置及其制造方法，特别涉及一种在源极/漏极上方的一自对准接触(self-aligncontact)或一牺牲层结构(sacrificiallayerstructure)的结构及其制造方法。
技术介绍
随着半导体元件尺寸的缩小，牺牲层结构(sacrificiallayerstructure，以下简称SAC)被广泛地使用于制程中，例如配置接近于一场效晶体管(FET)的栅极结构的源极/漏极(S/D)接触。通常来说，利用图案化位于栅极结构的顶部和侧壁间隙壁之间的层间介电层(ILD)形成一自对准接触。在回蚀刻金属栅极之后，通过介电质填充和平坦化制程形成SAC层。相较于通常为氧化物且位于源极/漏极顶部的层间介电层的介电质，位于栅极结构顶部且通常为氮化物(nitride)的SAC层具有一良好的蚀刻选择比。这种选择性蚀刻制程改善了源极/漏极(S/D)接触制程容许范围(processwindow)。当元件密度增加时(意即缩小半导体元件尺寸)，侧壁间隙壁的厚度会变得更薄，其可能会导致源极/漏极(S/D)接触和栅极之间产生短路(shortcircuit)。并且，两个相邻的源极/漏极接触之间的间隔变得更窄。因此，有需要提供一种牺牲层结构及其制造方法，以增大形成源极/漏极接触和栅极之间的电性隔绝的制程容许范围。
技术实现思路
依据本专利技术一些实施例，提供一种能增大形成源极/漏极接触和栅极之间的电性隔绝的制程容许范围的半导体装置及其制造方法。上述半导体装置的制造方法包括形成多个栅极结构，上述栅极结构以一第一方向延伸且以与上述第一方向交叉的一第二方向配置。上述栅极结构的每一个包括一栅极，设置于上述栅极上方的一栅极绝缘盖层，设置于上述栅极和上述栅极绝缘盖层的相反侧面上的侧壁间隙壁。于相邻两个上述栅极结构之间形成源极/漏极结构。上述源极/漏极结构的每一个包括一源极/漏极导电层和设置于上述源极/漏极导电层上的一源极/漏极绝缘盖层。从上述栅极结构的至少一个选择性移除上述栅极绝缘盖层，同时保护剩余的上述栅极结构的至少一个，因而暴露出上述栅极结构的上述至少一个的上述栅极。从上述源极/漏极结构的至少一个选择性移除上述源极/漏极绝缘盖层，同时保护剩余的上述源极/漏极结构的至少一个，因而暴露出上述源极/漏极结构的上述至少一个的上述源极/漏极导电层。于上述暴露出来的栅极和上述暴露出来的源极/漏极导电层上形成导电接触层。依据本专利技术一些实施例，提供一种半导体装置的制造方法，上述半导体装置的制造方法包括形成一第一栅极结构、一第二栅极结构、一第三栅极结构和一第四栅极结构，其以第一方向延伸，且位于一基板上方。上述第一栅极结构包括一第一栅极、一第一栅极介电层、设置于上述第一栅极的相反侧面上的第一侧壁间隙壁。上述第二栅极结构包括一第二栅极、一第二栅极介电层、设置于上述第二栅极的相反侧面上的第二侧壁间隙壁。上述第三栅极结构包括一第三栅极、一第三栅极介电层、设置于上述第三栅极的相反侧面上的第三侧壁间隙壁。上述第四栅极结构包括一第四栅极、一第四栅极介电层、设置于上述第四栅极的相反侧面上的第四侧壁间隙壁。上述第一栅极结构、上述第二栅极结构、上述第三栅极结构和上述第四栅极结构以与上述第一方向交叉的一第二方向配置。于上述第一栅极结构和上述第二栅极结构之间形成一第一源极/漏极区，于上述第二栅极结构和上述第三栅极结构之间形成一第二源极/漏极区，于上述第三栅极结构和上述第四栅极结构之间形成一第三源极/漏极区。于上述第一源极/漏极区、上述第二源极/漏极区和上述第三源极/漏极区形成上方一第一绝缘层；凹陷上述第一栅极、上述第二栅极、上述第三栅极和上述第四栅极以低于上述第一侧壁间隙壁、上述第二侧壁间隙壁、上述第三侧壁间隙壁和上述第四侧壁间隙壁的上方表面，因而分别形成一第一栅极开口、一第二栅极开口、一第三栅极开口和一第四栅极开口。分别于上述第一栅极开口、上述第二栅极开口、上述第三栅极开口和上述第四栅极开口中形成一第一栅极绝缘盖层、一第二栅极绝缘盖层、一第三栅极绝缘盖层和一第四栅极绝缘盖层。移除上述第一绝缘层以暴露出上述第一源极/漏极区和上述第三源极/漏极区。分别于上述第一源极/漏极区和上述第三源极/漏极区上方形成一第一源极/漏极导电层和一第三源极/漏极导电层。凹陷上述第一源极/漏极导电层和上述第三源极/漏极导电层以低于上述第一侧壁间隙壁、上述第二侧壁间隙壁、上述第三侧壁间隙壁和上述第四侧壁间隙壁的上述上方表面，因而分别形成一第一源极/漏极开口和一第三源极/漏极开口。分别于上述第一源极/漏极开口和上述第三源极/漏极开口中形成一第一源极/漏极绝缘盖层和一第三源极/漏极绝缘盖层。移除上述第一栅极绝缘盖层和上述第二栅极绝缘盖层，同时保护上述第三栅极绝缘盖层、上述第四栅极绝缘盖层和上述第三源极/漏极绝缘盖层，因而暴露出上述第一栅极和上述第二栅极。移除上述第三源极/漏极绝缘盖层，同时保护上述第一源极/漏极绝缘盖层，因而暴露出上述第三源极/漏极区。于暴露出来的上述第一栅极、上述第二栅极和暴露出来的上述第三源极/漏极区上形成导电接触层。依据本专利技术一些实施例，提供一种半导体装置，上述半导体装置包括一第一栅极结构、一第二栅极结构、一第一源极/漏极结构和一第二源极/漏极结构。上述第一栅极结构包括一第一栅极和设置于上述第一栅极上的一第一绝缘盖层。上述第二栅极结构包括一第二栅极和设置于上述第一栅极上的一第一导电接触层。上述第一源极/漏极结构包括一第一源极/漏极导电层和设置于上述第一源极/漏极导电层上方的一第二绝缘盖层。上述第二源极/漏极结构包括一第二源极/漏极导电层和设置于上述第二源极/漏极导电层上方的一第二导电接触层。附图说明根据以下的详细说明并配合所附附图做完整公开。应注意的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。图1A显示依据本公开的一实施例的一半导体装置的一例示连续制造方法的一制程阶段的一例示平面图(从上方看)。图1B显示沿图1A的切线X1-X1的一例示剖面图。图1C为图1B中的栅极结构的一放大图。图1D显示显示依据本公开的一实施例的一半导体装置的一例示连续制造方法的一制程阶段的一例示透视图。图2-13显示依据本公开的一实施例的一半导体装置的一例示连续制造方法的不同制程阶段的例示剖面图。图14-23显示依据本公开的另一实施例的一半导体装置的一例示连续制造方法的不同制程阶段的例示剖面图。图24显示一例示剖面图，其显示依据本专利技术实施例的优点之一。图25显示依据本公开的一实施例的一半导体装置的一例示布局结构。其中，附图标记说明如下：10～基板；20～鳍结构；25～源极/漏极区；40、40A、40B、40C、40D～栅极结构；41～界面介电层；42～栅极介电层；43～功函数调整层；44～金属栅极；45～金属材料层；46～侧壁间隙壁；50～第一层间介电层；52～硬掩膜层；53～掩膜层；54～有机树脂层；60～栅极绝缘盖层；61～第一绝缘材料毯覆层；65～开口；70～源极/漏极导电层；71～第一导电材料毯覆层；72～第一掩膜层；80～源极/漏极绝缘盖层；81～第二绝缘材料毯覆层；85～栅极开口；87～本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，包括下列步骤：形成多个栅极结构，多个所述栅极结构以一第一方向延伸且以与该第一方向交叉的一第二方向配置，多个所述栅极结构的每一个包括一栅极、设置于该栅极上方的一栅极绝缘盖层以及设置于该栅极和该栅极绝缘盖层的相反侧面上的侧壁间隙壁；于相邻两个所述栅极结构之间形成源极/漏极结构，多个所述源极/漏极结构的每一个包括一源极/漏极导电层和设置于该源极/漏极导电层上的一源极/漏极绝缘盖层；从多个所述栅极结构的至少一个选择性移除该栅极绝缘盖层，同时保护剩余的多个所述栅极结构的至少一个，因而暴露出多个所述栅极结构的该至少一个的该栅极；从多个所述源极/漏极结构的至少一个选择性移除该源极/漏极绝缘盖层，同时保护剩余的多个所述源极/漏极结构的至少一个，因而暴露出多个所述源极/漏极结构的该至少一个的该源极/漏极导电层；以及于该暴露出来的栅极和该暴露出来的源极/漏极导电层上形成导电接触层。

【技术特征摘要】
2015.12.30 US 62/273,378;2016.05.17 US 15/157,2001.一种半导体装置的制造方法，包括下列步骤：形成多个栅极结构，多个所述栅极结构以一第一方向延伸且以与该第一方向交叉的一第二方向配置，多个所述栅极结构的每一个包括一栅极、设置于该栅极上方的一栅极绝缘盖层以及设置于该栅极和该栅极绝缘盖层的相反侧面上的侧壁间隙壁；于相邻两个所述栅极结构之间形成源极/漏极结构，多个所述源极/漏极结构的每一个包括一源极/漏极导电层和设置于该源极/漏极导电层上的一源极/漏极绝缘盖层；从多个所述栅极结构的至少一个选择性移除该栅极绝缘盖层，同时保护剩余的多个所述栅极结构的至少一个，因而暴露出多个所述栅极结构的该至少一个的该栅极；从多个所述源极/漏极结构的至少一个选择性移除该源极/漏极绝缘盖层，同时保护剩余的多个所述源极/漏极结构的至少一个，因而暴露出多个所述源极/漏极结构的该至少一个的该源极/漏极导电层；以及于该暴露出来的栅极和该暴露出来的源极/漏极导电层上形成导电接触层。2.如权利要求1所述的半导体装置的制造方法，其中在选择性移除该栅极绝缘盖层期间，至少一个源极/漏极绝缘盖层没有被保护。3.如权利要求1所述的半导体装置的制造方法，其中：在选择性移除该栅极绝缘盖层期间，通过一保护图案保护剩余的多个所述栅极结构的其中至少一个，以及该保护图案的一边缘位于至少一个源极/漏极绝缘盖层上。4.一种半导体装置的制造方法，包括下列步骤：以第一方向延伸形成一第一栅极结构、一第二栅极结构、一第三栅极结构和一第四栅极结构，且位于一基板上方，该第一栅极结构包括一第一栅极、一第一栅极介电层和设置于该第一栅极的相反侧面上的第一侧壁间隙壁，该第二栅极结构包括一第二栅极、一第二栅极介电层和设置于该第二栅极的相反侧面上的第二侧壁间隙壁，该第三栅极结构包括一第三栅极、一第三栅极介电层和设置于该第三栅极的相反侧面上的第三侧壁间隙壁，该第四栅极结构包括一第四栅极、一第四栅极介电层和设置于该第四栅极的相反侧面上的第四侧壁间隙壁，该第一栅极结构、该第二栅极结构、该第三栅极结构和该第四栅极结构以与该第一方向交叉的一第二方向配置；于该第一栅极结构和该第二栅极结构之间形成一第一源极/漏极区，于该第二栅极结构和该第三栅极结构之间形成一第二源极/漏极区，于该第三栅极结构和该第四栅极结构之间形成一第三源极/漏极区；于该第一源极/漏极区、该第二源极/漏极区和该第三源极/漏极区形成上方一第一绝缘层；凹陷该第一栅极、该第二栅极、该第三栅极和该第四栅极以低于多个所述第一侧壁间隙壁、多个所述第二侧壁间隙壁、多个所述第三侧壁间隙壁和多个所述第四侧壁间隙壁的上方表面，因而分别形成一第一栅极开口、一第二栅极开口、一第三栅极开口和一第四栅极开口；分别于该第一栅极开口、该第二栅极开口、该第三栅极开口和该第四栅极开口中形成一第一栅极绝缘盖层、一第二栅极绝缘盖层、一第三栅极绝缘盖层和一第四栅极绝缘盖层；移除该第一绝缘层以暴露出该第一源极/漏极区和该第...

【专利技术属性】
技术研发人员：赖瑞尧，陈盈燕，陈燕铭，杨世海，严永松，刘如淦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71