【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术涉及半导体领域,尤其涉及一种半导体结构及其制造方法。
技术介绍
在半导体制造中,随着超大规模集成电路的发展趋势,集成电路特征尺寸持续减小。为了适应特征尺寸的减小,MOSFET场效应管的沟道长度也相应不断缩短。然而,随着器件沟道长度的缩短,器件源极与漏极间的距离也随之缩短,因此栅极对沟道的控制能力随之变差,栅极电压夹断(pinchoff)沟道的难度也越来越大,使得亚阈值漏电(subthresholdleakage)现象,即所谓的短沟道效应(SCE:short-channeleffects)更容易发生。漏端引入的势垒降低(DrainInductionBarrierLower,简称DIBL)效应是一种常见的短沟道效应,即当沟道长度减小,源漏电压增加而使得源区和漏区PN结耗尽区靠近时,沟道中的电力线可以从漏区穿越到源区,并引起源端势垒高度降低的问题,从而使源区注入沟道的载流子数目增加,漏端电流增大。随着沟道长度的进一步减小,DIBL效应的影响越来越严重,使晶体管阈值电压降低,器件电压增益下降,进而降低半导体结构的电学性能。为了更好的适应特征尺寸的减小,半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡,如鳍式场效应管(FinFET)。尽管鳍式场效应管的引入能够在一定程度上抑制DIBL效应以提高半导体结构的电学性能,但是,现有技术形成的半导体结构的电学性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其制造方法,提高半导体结构的电学性能。为解决上述问题,本专利技术提供一种半导体结构的 ...
【技术保护点】
一种半导体结构的制造方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包括相邻设置的第一区域和第二区域;在所述半导体衬底上形成图形化的掩膜层,所述硬掩膜层内形成有垂直于衬底表面方向的剖面形状为三角形的开口,所述三角形开口包括第一斜面和第二斜面,所述第一斜面在所述半导体衬底上的投影覆盖所述第一区域,所述第二斜面在所述半导体衬底上的投影覆盖部分所述第二区域;在所述掩模层上形成露出所述第一斜面的第二图形层;以所述掩模层和第二图形层为掩膜对所述半导体衬底进行调整阈值电压离子掺杂工艺,所述离子被所述第二图形层遮挡且能透过所述第一区域对应的掩模层在所述半导体衬底内形成沟道区;去除所述掩膜层和第二图形层;在所述第一区域的半导体衬底上形成栅极结构;在所述栅极结构两侧的半导体衬底内形成源区和漏区。
【技术特征摘要】
1.一种半导体结构的制造方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包括相邻设置的第一区域和第二区域;在所述半导体衬底上形成图形化的掩膜层,所述硬掩膜层内形成有垂直于衬底表面方向的剖面形状为三角形的开口,所述三角形开口包括第一斜面和第二斜面,所述第一斜面在所述半导体衬底上的投影覆盖所述第一区域,所述第二斜面在所述半导体衬底上的投影覆盖部分所述第二区域;在所述掩模层上形成露出所述第一斜面的第二图形层;以所述掩模层和第二图形层为掩膜对所述半导体衬底进行调整阈值电压离子掺杂工艺,所述离子被所述第二图形层遮挡且能透过所述第一区域对应的掩模层在所述半导体衬底内形成沟道区;去除所述掩膜层和第二图形层;在所述第一区域的半导体衬底上形成栅极结构;在所述栅极结构两侧的半导体衬底内形成源区和漏区。2.如权利要求1所述的半导体结构的制造方法,其特征在于,所述掩膜层为单层结构。3.如权利要求1所述的半导体结构的制造方法,其特征在于,所述掩膜层为叠层结构,且叠层结构自上而下的刻蚀速率逐渐减小。4.如权利要求2或3所述的半导体结构的制造方法,其特征在于,所述掩膜层的材料为氮化硅、氮氧化硅或碳氮氧化硅中的一种或多种。5.如权利要求1所述的半导体结构的制造方法,其特征在于,所述掩膜层的厚度为至6.如权利要求1所述的半导体结构的制造方法,其特征在于,形成所述掩膜层的工艺为化学气相沉积工艺。7.如权利要求1所述的半导体结构的制造方法,其特征在于,图形化所述掩膜层的工艺为等离子干法刻蚀工艺。8.如权利要求7所述的半导体结构的制造方法,其特征在于,所述等离子干法刻蚀工艺的工艺参数包括:刻蚀腔室的压强为2mTorr至200mTorr,刻蚀功率为50W至3000W,刻蚀气体为CF4、C4F8、C4F6、CHF3、CH2F2和CH3F中的一种或多种气体,辅助气体为O2、N2、Ar和He中的一种或多种气体,所述刻蚀气体的气体流量为0sccm至500sccm,所述辅助气体的气体流量为0sccm至500sccm,工艺时间为5S至1000S。9.如权利要求3所述的半导体结构的制造方法,其特征在于,图形化所述掩膜层的工艺为湿法刻蚀工艺。10.如权利要求9所述的半导体结构的制造方法,其特征在于,所述湿法刻蚀工艺的工艺参数包括:采用的刻蚀溶液为磷酸溶液,所述磷酸溶液中磷酸的体积浓度为30%至95%,工艺温度为50℃至200℃,工艺时间为20S至1000S。11.如权利要求1所述的半导体结构的制造方法,其特征在于,对所述半导体衬底进行调整阈值电压离子掺杂工艺的步骤包括:透过所述第一斜面对应的掩模层对所述半导体衬底注入的离子为N型离子,所述N型离子为砷离子,注入的离子能...
【专利技术属性】
技术研发人员:王冬江,刘格致,
申请(专利权)人:中芯国际集成电路制造上海有限公司,中芯国际集成电路制造北京有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。