栅极驱动集成电路及包括栅极驱动集成电路的显示装置制造方法及图纸

技术编号:15793264 阅读:185 留言:0更新日期:2017-07-10 03:53
公开了一种栅极驱动集成电路及包括栅极驱动集成电路的显示装置。所述栅极驱动集成电路包括:用于起始脉冲调制器,所述起始脉冲调制器接收在第一逻辑电平与第二逻辑电平之间交替的起始脉冲或前端进位脉冲,以输出通过调制所述起始脉冲或所述前端进位脉冲的逻辑电平移位时间而产生的调制起始脉冲或调制进位脉冲;和移位寄存器,所述移位寄存器用于接收并依次输出所述调制起始脉冲或所述调制进位脉冲,其中所述起始脉冲调制器还用于在所述起始脉冲或所述前端进位脉冲的逻辑电平为处于所述第一逻辑电平与所述第二逻辑电平之间的第三逻辑电平的时间,输出具有所述第二逻辑电平的调制起始脉冲或调制进位脉冲。

【技术实现步骤摘要】
栅极驱动集成电路及包括栅极驱动集成电路的显示装置本申请要求于2015年12月30日提交的韩国专利申请No.10-2015-0189207的权益,在此援引该专利申请作为参考,如同在这里完全阐述一样。
本专利技术涉及一种栅极驱动集成电路(IC)及包括栅极驱动集成电路的显示装置。
技术介绍
随着信息导向社会的发展,对于显示装置的各种需求逐渐增加。因此,近来诸如液晶显示(LCD)装置、等离子体显示面板(PDP)装置、或有机发光显示装置之类的各种显示装置日益重要。显示装置包括显示面板和栅极驱动器。显示面板包括显示区域和非显示区域。显示区域包括多条数据线、多条栅极线、以及多个像素,多个像素分别设置在数据线和栅极线的交叉部分中。当给栅极线提供栅极信号时多个像素通过数据线被提供数据电压。像素根据数据电压发射具有某一亮度的光。非显示区域设置在显示区域附近。栅极驱动器可包括多个栅极驱动IC,栅极驱动IC可安装在栅极柔性膜上。每个栅极柔性膜可以是覆晶薄膜型。栅极柔性膜可通过使用各向异性导电膜贴附在显示面板的非显示区域上,因而栅极驱动IC可连接至非显示区域。第一栅极驱动IC从时序控制器接收栅极起始脉冲(GSP)并依次输出p个(其中p是正整数)栅极信号(G1到Gp)。第二栅极驱动IC接收栅极信号(Gp)(其是第一栅极驱动IC的最后一个输出)作为栅极起始脉冲并依次输出p个栅极信号(Gp+1到G2p)。这样,第N+1(其中N是正整数)栅极驱动IC接收栅极信号(其是第N栅极驱动IC的最后一个输出)作为栅极起始脉冲。第N栅极驱动IC通过使用玻璃上线(line-onglass,LOG)结构连接至第N+1栅极驱动IC。由于显示面板和线中发生的寄生电阻和寄生电容分量,N+1栅极驱动IC接收经由栅极信号(其是来自第N栅极驱动IC的最后一个输出)的延迟而获得的栅极信号作为栅极起始脉冲。因此,在第N栅极驱动IC最后输出的栅极信号与从第N+1栅极驱动IC输出的第一栅极信号之间产生时间差,在第N栅极驱动IC与第N+1栅极驱动IC之间产生了模糊缺陷(dimdefect),其中用户看到与栅极线平行的水平线。
技术实现思路
因此,本专利技术旨在提供一种基本上克服了由于相关技术的限制和缺点而导致的一个或多个问题的栅极驱动集成电路(IC)及包括栅极驱动集成电路的显示装置。本专利技术的一个目的是提供一种防止在栅极驱动IC之间产生模糊缺陷的栅极驱动IC及包括栅极驱动IC的显示装置。在下面的描述中将列出本专利技术的附加特征和优点,这些特征和优点的一部分根据下面的描述将是显而易见的或者可通过本专利技术的实施领会到。通过说明书、权利要求书以及附图中具体指出的结构可实现和获得本专利技术的这些目的和其他优点。为了实现这些和其他优点并根据本专利技术的意图,如在此具体化和概括描述的,一种栅极驱动集成电路(IC)包括:起始脉冲调制器,所述起始脉冲调制器用于接收在第一逻辑电平与第二逻辑电平之间交替的起始脉冲或前端进位脉冲,以输出通过调制所述起始脉冲或所述前端进位脉冲的逻辑电平移位时间而产生的调制起始脉冲或调制进位脉冲;和移位寄存器,所述移位寄存器用于接收并依次输出所述调制起始脉冲或所述调制进位脉冲,其中所述起始脉冲调制器还用于在所述起始脉冲或所述前端进位脉冲的逻辑电平具有处于所述第一逻辑电平与所述第二逻辑电平之间的第三逻辑电平的时间,输出具有所述第二逻辑电平的调制起始脉冲或调制进位脉冲。在另一个方面,一种显示装置包括:显示面板,所述显示面板包括多条数据线、多条栅极线、以及连接至所述多条数据线和所述多条栅极线的多个像素;用于向所述多条栅极线提供栅极信号的栅极驱动器;用于向所述多条数据线提供数据电压的数据驱动器;和时序控制电路,所述时序控制电路向所述栅极驱动器提供栅极控制信号并且向所述数据驱动器提供数字视频数据和源极控制信号,其中:所述栅极驱动器包括多个栅极驱动集成电路(IC),所述多个栅极驱动集成电路的每一个包括起始脉冲调制器,所述起始脉冲调制器用于接收在第一逻辑电平与第二逻辑电平之间交替的起始脉冲或前端进位脉冲,以输出通过调制所述起始脉冲或所述前端进位脉冲的逻辑电平移位时间而产生的调制起始脉冲或调制进位脉冲,其中所述起始脉冲调制器还用于在所述起始脉冲或所述前端进位脉冲的逻辑电平具有处于所述第一逻辑电平与所述第二逻辑电平之间的第三逻辑电平的时间,输出具有所述第二逻辑电平的调制起始脉冲或调制进位脉冲。应当理解,本专利技术前面的大体性描述和下面的详细描述都是例示性的和解释性的,意在对要求保护的本专利技术提供进一步的解释。附图说明给本专利技术提供进一步理解并且并入本申请构成本申请一部分的附图图解了本专利技术的实施方式,并与说明书一起用于解释本专利技术的原理。在附图中:图1是图解根据本专利技术一示例性实施方式的显示装置的框图;图2是图解图1的像素的示图;图3是图解图1的像素的另一示图;图4是图解显示装置的下基板、栅极驱动IC、栅极柔性膜、源极驱动IC、源极柔性膜、源极电路板、控制电路板、时序控制电路和进位线(carryline)的示图;图5是图解图4的栅极驱动IC的框图;图6是详细图解图5的第一栅极驱动IC的电路图;图7是详细图解图6的起始脉冲调制器的电路图;以及图8和9是显示起始脉冲或前端进位信号以及基于起始脉冲或前端进位信号的调制起始脉冲或调制进位信号的波形图。具体实施方式现在将详细参考本专利技术的实施方式进行描述,附图中图解了这些实施方式的一些例子。尽可能地将在整个附图中使用相同的参考标记表示相同或相似的部分。将通过参照附图描述的下列实施方式阐明本专利技术的优点和特征以及其实现方法。然而,本专利技术可以以不同的形式实施,不应解释为限于在此列出的实施方式。而是,提供这些实施方式是为了使本公开内容全面和完整,并将本专利技术的范围充分地传递给所属领域技术人员。此外,本专利技术仅由权利要求书的范围限定。为了描述本专利技术的实施方式而在附图中公开的形状、尺寸、比例、角度和数量仅仅是示例,因而本专利技术不限于图示的细节。相似的参考标记通篇表示相似的元件。在下面的描述中,当确定对相关的已知功能或构造的详细描述会不必要地使本专利技术的重点模糊不清时,将省略该详细描述。在本申请中使用“包括”、“具有”和“包含”进行描述的情况下,可添加其他部分,除非使用了“仅”。在解释一要素时,尽管没有明确说明,但该要素应解释为包含误差范围。在描述位置关系时,例如,当两部分之间的位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……之后”时,可在这两部分之间设置一个或多个其他部分,除非使用了“正好”或“直接”。在描述时间关系时,例如当时间顺序被描述为“在……之后”、“随后”、“接下来”和“在……之前”时,可包括不连续的情况,除非使用了“正好”或“直接”。将理解到,尽管在此可使用术语“第一”、“第二”等来描述各种要素,但这些要素不应被这些术语限制。这些术语仅仅是用来彼此区分要素。例如,在不背离本专利技术的范围的情况下,第一要素可能被称为第二要素,相似地,第二要素可能被称为第一要素。X轴方向、Y轴方向和Z轴方向不应仅解释为其间关系为严格垂直的几何关系,其可指在本专利技术的要素实现功能性操作的范围内具有更宽的方向性。术语“至少一个”应当理解为包括相关所列项目中的一个或多个的任意一个和所有组合本文档来自技高网
...
栅极驱动集成电路及包括栅极驱动集成电路的显示装置

【技术保护点】
一种栅极驱动集成电路(IC),包括:起始脉冲调制器,所述起始脉冲调制器用于接收在第一逻辑电平与第二逻辑电平之间交替的起始脉冲或前端进位脉冲,以输出通过调制所述起始脉冲或所述前端进位脉冲的逻辑电平移位时间而产生的调制起始脉冲或调制进位脉冲;和移位寄存器,所述移位寄存器用于接收并依次输出所述调制起始脉冲或所述调制进位脉冲,其中所述起始脉冲调制器还用于在所述起始脉冲或所述前端进位脉冲的逻辑电平为处于所述第一逻辑电平与所述第二逻辑电平之间的第三逻辑电平的时间,输出具有所述第二逻辑电平的调制起始脉冲或调制进位脉冲。

【技术特征摘要】
2015.12.30 KR 10-2015-01892071.一种栅极驱动集成电路(IC),包括:起始脉冲调制器,所述起始脉冲调制器用于接收在第一逻辑电平与第二逻辑电平之间交替的起始脉冲或前端进位脉冲,以输出通过调制所述起始脉冲或所述前端进位脉冲的逻辑电平移位时间而产生的调制起始脉冲或调制进位脉冲;和移位寄存器,所述移位寄存器用于接收并依次输出所述调制起始脉冲或所述调制进位脉冲,其中所述起始脉冲调制器还用于在所述起始脉冲或所述前端进位脉冲的逻辑电平为处于所述第一逻辑电平与所述第二逻辑电平之间的第三逻辑电平的时间,输出具有所述第二逻辑电平的调制起始脉冲或调制进位脉冲。2.根据权利要求1所述的栅极驱动集成电路,其中所述起始脉冲调制器包括反相缓存单元,所述反相缓存单元用于接收所述起始脉冲或所述前端进位脉冲,以在所述起始脉冲或所述前端进位脉冲的逻辑电平等于或小于所述第三逻辑电平的时段期间输出具有所述第一逻辑电平的调制起始脉冲或调制进位脉冲。3.根据权利要求2所述的栅极驱动集成电路,其中所述调制起始脉冲或所述调制进位脉冲的脉冲宽度比所述起始脉冲或所述前端进位脉冲的脉冲宽度宽。4.根据权利要求2所述的栅极驱动集成电路,其中所述反相缓存单元包括:第一CMOS单元,所述第一CMOS单元用于接收所述起始脉冲或所述前端进位脉冲作为栅极电压;和第二CMOS单元,所述第二CMOS单元用于接收所述第一CMOS单元的输出电压作为栅极电压,所述第一CMOS单元和所述第二CMOS单元的每一个都具有P型MOSFET和N型MOSFET,所述第一CMOS单元和所述第二CMOS单元的每一个的P型MOSFET具有第一面积,并且所述第一CMOS单元和所述第二CMOS单元的每一个的N型MOSFET具有第二面积。5.根据权利要求4所述的栅极驱动集成电路,其中所述第二面积大于所述第一面积。6.根据权利要求2所述的栅极驱动集成电路,其中所述起始脉冲调制器还包括噪声去除单元,其中所述噪声去除单元用于在施加具有被保持短于第一时段的时段的第二逻辑电平或更高逻辑电平的信号时,输出具有所述第一逻辑电平的调制起始脉冲或调制进位脉冲。7.根据权利要求6所述的栅极驱动集成电路,其中所述第一时段是具有高频分量的噪声分量被保持的时间。8.根据权利要求1所述的栅极驱动集成电路,还包括:逻辑电路,所述逻辑电路用于对来自与所述栅极驱动集成电路连接的栅极输出使能信号线的栅极输出使能信号的反转信号和依次输出的调制起始脉冲或调制进位脉冲执行与运算,并且输出通过与运算产生的多个输出信号;和电平移位器,所述电平移位器用于将从所述逻辑电路输出的多个输出信号进行电平移位,以产生多个栅极信号。9.根据权利要求1所述的栅极驱动集成电路,其中所述起始脉冲调制器具有与所述起始脉冲或所述前端进位脉冲的上升速度成正比的第三逻辑电平。10.根据权利要求6所述的栅极驱动集成电路,其中所述噪声去除单元包括正信号阻挡单元、负信号阻挡单元、P型MOSFET和N型MOSFET,其中所述正信号阻挡单元连接至所述P型MOSFET的栅极并且在输入至所述P型MOSFET的栅极的信号之中阻挡具有被保持短于所述第一时段的时段的第二逻辑电平或更高逻辑电平的信号;所述负信号阻挡单元连接至所述N型MOSFET的栅极并且在输入至所述N型MOSFET的栅极的信号之中阻挡具有被保持短于所述第一时段的时段的第二逻辑电平或更高...

【专利技术属性】
技术研发人员:朴浚圭权淳英李信雨
申请(专利权)人:乐金显示有限公司
类型:发明
国别省市:韩国,KR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1