具有幅度和相位误差自校准功能的低功耗DDS电路制造技术

本发明专利技术提供了一种具有幅度和相位误差自校准功能的低功耗DDS电路，该DDS电路包括：电荷域幅度误差检测放大电路、电荷域相位误差检测放大电路、K位电荷域模数转换器、控制电路、ROM模块、SRAM模块、相位累加器、第一延迟电路、相位幅度转换器、第二延迟电路、补偿电路和N位电流模DAC。所述具有幅度和相位误差自校准功能的低功耗DDS电路可根据系统精度和硬件开销自动折衷选择校准精度，并且具有低功耗特点。

【技术实现步骤摘要】
具有幅度和相位误差自校准功能的低功耗DDS电路
本专利技术涉及一种误差校准电路，具体来说是一种具有幅度和相位误差自校准功能的低功耗DDS电路。
技术介绍
直接数字频率合成技术是一种通过数字手段合成所需要的各种不同频率的信号，最后通过数字模拟转换器将其转换成模拟信号输出的技术。该技术以其特有的特点：可编程、跳频快、分辨率高、调频精度高等优点而成为当今频率合成技术中的主要技术之一，广泛应用于移动通讯，军用和商用雷达系统等通讯领域。直接数字频率合成器(DDS)主要由三个模块组成：相位累加器，相位幅度转换器和数模转换器(DAC)。整个DDS系统通常有两个输入量：参考时钟fs和频率控制字X。相位累加器在时钟的控制下，在每一个时钟脉冲输入时，不断对频率控制字进行线性相位累加。相位累加器输出的数据就是合成信号的相位，相位累加器的输出频率也就是直接数字频率合成器输出的信号频率。截取累加器输出的相位值输入相位幅度转换器,经运算转换输出与该相位值相对应的数字化幅度值。通过数模转换器将数字量转变成模拟量，再经过低通滤波器平滑并滤除不需要的取样信号，输出频率纯净的正弦或余弦信号。从DDS的工作原理我们可以看出，时钟非理想特性、DAC输入信号不同步、DAC内部模块时序不同步、电源以及电路设计上可能存在的信号串扰等因素的影响，会使得DAC的输出信号存在幅度和相位误差。在实际应用中，由于加工工艺的波动、工作环境的变化等，还会使DDS幅度和相位误差存在一定的随机性，具体表现为不同DDS芯片的幅度和相位误差不尽相同。在相控雷达等要求对DDS幅度和相位误差一致性进行精确控制的应用中，DDS芯片之间幅度和相位误差不一致导致的问题将会使得DDS芯片无法满足精度要求。因此设计集成于DDS芯片内的高精度幅度和相位误差自校准电路很有现实意义。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种具有幅度和相位误差自校准功能的低功耗DDS电路，其内部集成了高精度的幅度和相位误差自校准电路。本专利技术的目的可以通过以下技术方案实现，所述的具有幅度和相位误差自校准功能的低功耗DDS电路，其结构包括：电荷域幅度误差检测放大电路、电荷域相位误差检测放大电路、K位电荷域模数转换器、控制电路、ROM模块、SRAM模块、相位累加器、第一延迟电路、相位幅度转换器、第二延迟电路、补偿电路和N位电流模DAC；电荷域相位误差检测放大电路的第一、第二输入端分别连接到N位电流模DAC的信号输出差分端口，电荷域相位误差检测放大电路的控制输入端连接到控制电路的第一K位选择码输出端口，电荷域相位误差检测放大电路的差分电压输出端连接到K位电荷域模数转换器的差分电压输入端；电荷域幅度误差检测放大电路的第一、第二输入端分别连接到N位电流模DAC的信号输出差分端口，电荷域幅度误差检测放大电路的控制输入端连接到控制电路的第二K位选择码输出端口，电荷域幅度误差检测放大电路的差分电压输出端连接到K位电荷域模数转换器的差分电压输入端；K位电荷域模数转换器的K位量化码输出到控制电路的误差输入端口；控制电路的ROM控制端口输出控制信号给ROM模块，控制电路的SRAM控制端口输出控制信号给SRAM模块，控制电路的第一K位延迟码输出端连接到第一延迟电路的第二输入端口，控制电路的第二K位延迟码输出端连接到第二延迟电路的第二输入端口，控制电路的校准控制信号Ctrl输出端口同时连接到电荷域相位误差检测放大电路、K位电荷域模数转换器、补偿电路、第一延迟电路以及第二延迟电路的校准控制信号Ctrl输入端口；第一延迟电路的第一输入端口连接ROM模块的第一N位校准码输出端，第一延迟电路的第三输入端口连接相位累加器的X位相位控制输入码，第一延迟电路的输出端口将X位转换码输出到相位幅度转换器；第二延迟电路的第一输入端口连接ROM模块的第二N位校准码输出端，第二延迟电路的第三输入端口连接相位幅度控制器输出的N位幅度控制输入码，第二延迟电路的输出端口将N位转换码输出到补偿电路；补偿电路的第一输入端口连接ROM模块的第三N位校准码输出端，补偿电路的第三输入端口连接第二延迟电路输出的N位转换码，补偿电路的输出端口将N位输出码输出到N位电流模DAC的数据输入端；其中，N为正整数，K为不大于N的正整数。所述具有幅度和相位误差自校准功能的低功耗DDS电路，其工作模式包括校准模式和补偿模式；并且在电路工作时先进入校准模式，后进入补偿模式；在进入校准模式时，X位相位控制输入码、N位幅度控制输入码、N位输出码、第一K位延迟码、第二K位延迟码和K位补偿码均无效，第一N位校准码输入到第一延迟电路，第二N位校准码输入到第二延迟电路，第三N位校准码输入到补偿电路；所述电荷域幅度误差校准电路先对N位电流模DAC进行幅度误差校准，然后所述电荷域相位误差校准电路依次对N位电流模DAC和相位幅度转换器进行相位误差校准；在进入补偿模式时，X位相位控制输入码输入到第一延迟电路，N位幅度控制输入码输入到第二延迟电路，N位输出码输入到补偿电路；第一N位校准码、第二N位校准码和第三N位校准码无效，第一K位延迟码、第二K位延迟码和K位补偿码有效；所述电荷域幅度误差校准电路开始对N位电流模DAC进行幅度误差补偿，所述电荷域相位误差校准电路同时对N位电流模DAC和相位幅度转换器进行相位补偿。所述具有幅度和相位误差自校准功能的低功耗DDS电路，其对所述N位电流模DAC进行幅度误差校准时，电路的工作顺序如下：控制电路通过Ctrl信号首先控制电荷域幅度误差检测放大电路、K位电荷域模数转换器和补偿电路进入校准模式，同时输出第二K位选择码给电荷域幅度误差检测放大电路；然后控制电路产生第一组第二K位选择码，同时控制ROM模块产生第一组第三N位校准码；第一组第三N位校准码进入补偿电路并得到N位输出码，N位输出码进入待校准的N位电流模DAC电路，经数模转换得到与第三N位校准码对应的第一组幅度误差差分输出电流；电荷域幅度误差检测放大电路通过检测第一组幅度误差差分输出电流量，并处理得到第一组误差电压；K位电荷域模数转换器将第一组误差电压进行模数转换，可以得到第一组幅度误差K位量化码并输出到控制电路；控制电路将接收得到第一组幅度误差K位量化码存储在SRAM模块中，完成一种输入条件下的幅度误差量化；紧接着，控制电路会产生第二组第二K位选择码并同时控制ROM模块产生第二组第三N位校准码，第二组第三N位校准码进入补偿电路并得到N位输出码，N位输出码进入待校准的N位电流模DAC电路，经数模转换得到与第二组第三N位校准码对应的第二组幅度误差差分输出电流；电荷域幅度误差检测放大电路通过比较第二组差分输出电流和第二组基准电压并将其差值进行放大可以得到第二组误差电压；K位电荷域模数转换器将第二组误差电压进行模数转换，可以得到第二组幅度误差K位量化码并输出到控制电路；控制电路将接收得到第二组幅度误差K位量化码存储在SRAM模块中，完成第二种输入条件下的幅度误差量化；依此循环，当控制电路产生第L组第二K位选择码并同时控制ROM模块产生第L组第三N位校准码，并得到第L组幅度误差K位量化码，并存储在SRAM模块中后，控制电路内部的运算电路将会对存储在SRAM模块中的L组幅度误差K位量化码进行计算得到K位补偿本文档来自技高网...

【技术保护点】
具有幅度和相位误差自校准功能的低功耗DDS电路，其特征是，包括：电荷域幅度误差检测放大电路(10)、电荷域相位误差检测放大电路(11)、K位电荷域模数转换器(12)、控制电路(13)、ROM模块(15)、SRAM模块(14)、相位累加器(16)、第一延迟电路(17)、相位幅度转换器(18)、第二延迟电路(19)、补偿电路(110)和N位电流模DAC(111)；电荷域相位误差检测放大电路(11)的第一、第二输入端分别连接到N位电流模DAC(111)的信号输出差分端口，电荷域相位误差检测放大电路(11)的控制输入端连接到控制电路(13)的第一K位选择码输出端口，电荷域相位误差检测放大电路(11)的差分电压输出端连接到K位电荷域模数转换器(12)的差分电压输入端；电荷域幅度误差检测放大电路(10)的第一、第二输入端分别连接到N位电流模DAC(111)的信号输出差分端口，电荷域幅度误差检测放大电路(10)的控制输入端连接到控制电路(13)的第二K位选择码输出端口，电荷域幅度误差检测放大电路(10)的差分电压输出端连接到K位电荷域模数转换器(12)的差分电压输入端；K位电荷域模数转换器(12)的K位量化码输出到控制电路(13)的误差输入端口；控制电路(13)的ROM控制端口输出控制信号给ROM模块(15)，控制电路(13)的SRAM控制端口输出控制信号给SRAM模块(14)，控制电路(13)的第一K位延迟码输出端连接到第一延迟电路(17)的第二输入端口，控制电路(13)的第二K位延迟码输出端连接到第二延迟电路(19)的第二输入端口，控制电路(13)的校准控制信号Ctrl输出端口同时连接到电荷域相位误差检测放大电路(11)、K位电荷域模数转换器(12)、补偿电路(110)、第一延迟电路(17)以及第二延迟电路(19)的校准控制信号Ctrl输入端口；第一延迟电路(17)的第一输入端口连接ROM模块(15)的第一N位校准码输出端，第一延迟电路(17)的第三输入端口连接相位累加器(16)的X位相位控制输入码，第一延迟电路(17)的输出端口将X位转换码输出到相位幅度转换器(18)；第二延迟电路(19)的第一输入端口连接ROM模块(15)的第二N位校准码输出端，第二延迟电路(19)的第三输入端口连接相位幅度控制器输出的N位幅度控制输入码，第二延迟电路(19)的输出端口将N位转换码输出到补偿电路(110)；补偿电路(110)的第一输入端口连接ROM模块(15)的第三N位校准码输出端，补偿电路(110)的第三输入端口连接第二延迟电路(19)输出的N位转换码，补偿电路(110)的输出端口将N位输出码输出到N位电流模DAC(111)的数据输入端；其中，N为正整数，K为不大于N的正整数。...

【技术特征摘要】
1.具有幅度和相位误差自校准功能的低功耗DDS电路，其特征是，包括：电荷域幅度误差检测放大电路(10)、电荷域相位误差检测放大电路(11)、K位电荷域模数转换器(12)、控制电路(13)、ROM模块(15)、SRAM模块(14)、相位累加器(16)、第一延迟电路(17)、相位幅度转换器(18)、第二延迟电路(19)、补偿电路(110)和N位电流模DAC(111)；电荷域相位误差检测放大电路(11)的第一、第二输入端分别连接到N位电流模DAC(111)的信号输出差分端口，电荷域相位误差检测放大电路(11)的控制输入端连接到控制电路(13)的第一K位选择码输出端口，电荷域相位误差检测放大电路(11)的差分电压输出端连接到K位电荷域模数转换器(12)的差分电压输入端；电荷域幅度误差检测放大电路(10)的第一、第二输入端分别连接到N位电流模DAC(111)的信号输出差分端口，电荷域幅度误差检测放大电路(10)的控制输入端连接到控制电路(13)的第二K位选择码输出端口，电荷域幅度误差检测放大电路(10)的差分电压输出端连接到K位电荷域模数转换器(12)的差分电压输入端；K位电荷域模数转换器(12)的K位量化码输出到控制电路(13)的误差输入端口；控制电路(13)的ROM控制端口输出控制信号给ROM模块(15)，控制电路(13)的SRAM控制端口输出控制信号给SRAM模块(14)，控制电路(13)的第一K位延迟码输出端连接到第一延迟电路(17)的第二输入端口，控制电路(13)的第二K位延迟码输出端连接到第二延迟电路(19)的第二输入端口，控制电路(13)的校准控制信号Ctrl输出端口同时连接到电荷域相位误差检测放大电路(11)、K位电荷域模数转换器(12)、补偿电路(110)、第一延迟电路(17)以及第二延迟电路(19)的校准控制信号Ctrl输入端口；第一延迟电路(17)的第一输入端口连接ROM模块(15)的第一N位校准码输出端，第一延迟电路(17)的第三输入端口连接相位累加器(16)的X位相位控制输入码，第一延迟电路(17)的输出端口将X位转换码输出到相位幅度转换器(18)；第二延迟电路(19)的第一输入端口连接ROM模块(15)的第二N位校准码输出端，第二延迟电路(19)的第三输入端口连接相位幅度控制器输出的N位幅度控制输入码，第二延迟电路(19)的输出端口将N位转换码输出到补偿电路(110)；补偿电路(110)的第一输入端口连接ROM模块(15)的第三N位校准码输出端，补偿电路(110)的第三输入端口连接第二延迟电路(19)输出的N位转换码，补偿电路(110)的输出端口将N位输出码输出到N位电流模DAC(111)的数据输入端；其中，N为正整数，K为不大于N的正整数。2.如权利要求1所述具有幅度和相位误差自校准功能的低功耗DDS电路，其特征是，其工作模式包括校准模式和补偿模式；并且在电路工作时先进入校准模式，后进入补偿模式；在进入校准模式时，X位相位控制输入码、N位幅度控制输入码、N位输出码、第一K位延迟码、第二K位延迟码和K位补偿码均无效，第一N位校准码输入到第一延迟电路(17)，第二N位校准码输入到第二延迟电路(19)，第三N位校准码输入到补偿电路(110)；所述电荷域幅度误差校准电路先对N位电流模DAC(111)进行幅度误差校准，然后所述电荷域相位误差校准电路依次对N位电流模DAC(111)和相位幅度转换器(18)进行相位误差校准；在进入补偿模式时，X位相位控制输入码输入到第一延迟电路(17)，N位幅度控制输入码输入到第二延迟电路(19)，N位输出码输入到补偿电路(110)；第一N位校准码、第二N位校准码和第三N位校准码无效，第一K位延迟码、第二K位延迟码和K位补偿码有效；所述电荷域幅度误差校准电路开始对N位电流模DAC(111)进行幅度误差补偿，所述电荷域相位误差校准电路同时对N位电流模DAC(111)和相位幅度转换器(18)进行相位补偿。3.如权利要求2所述具有幅度和相位误差自校准功能的低功耗DDS电路，其特征是，其对所述N位电流模DAC(111)进行幅度误差校准时，电路的工作顺序如下：控制电路(13)通过Ctrl信号首先控制电荷域幅度误差检测放大电路(10)、K位电荷域模数转换器(12)和补偿电路(110)进入校准模式，同时输出第二K位选择码给电荷域幅度误差检测放大电路(10)；然后控制电路(13)产生第一组第二K位选择码，同时控制ROM模块(15)产生第一组第三N位校准码；第一组第三N位校准码进入补偿电路(110)并得到N位输出码，N位输出码进入待校准的N位电流模DAC(111)电路，经数模转换得到与第三N位校准码对应的第一组幅度误差差分输出电流；电荷域幅度误差检测放大电路(10)通过检测第一组幅度误差差分输出电流量，并处理得到第一组误差电压；K位电荷域模数转换器(12)将第一组误差电压进行模数转换，可以得到第一组幅度误差K位量化码并输出到控制电路(13)；控制电路(13)将接收得到第一组幅度误差K位量化码存储在SRAM模块(14)中，完成一种输入条件下的幅度误差量化；紧接着，控制电路(13)会产生第二组第二K位选择码并同时控制ROM模块(15)产生第二组第三N位校准码，第二组第三N位校准码进入补偿电路(110)并得到N位输出码，N位输出码进入待校准的N位电流模DAC(111)电路，经数模转换得到与第二组第三N位校准码对应的第二组幅度误差差分输出电流；电荷域幅度误差检测放大电路(10)通过比较第二组差分输出电流和第二组基准电压并将其差值进行放大可以得到第二组误差电压；K位电荷域模数转换器(12)将第二组误差电压进行模数转换，可以得到第二组幅度误差K位量化码并输出到控制电路(13)；控制电路(13)将接收得到第二组幅度误差K位量化码存储在SRAM模块(14)中，完成第二种输入条件下的幅度误差量化；依此循环，当控制电路(13)产生第L组第二K位选择码并同时控制ROM模块(15)产生第L组第三N位校准码，并得到第L组幅度误差K位量化码，并存储在SRAM模块(14)中后，控制电路(13)内部的运算电路将会对存储在SRAM模块(14)中的L组幅度误差K位量化码进行计算得到K位补偿码；控制电路(13)此时会将K位补偿码输出到补偿电路(110)中，并将补偿电路(110)设置成补偿模式，同时保持K位补偿码不变；至此，完成对N位电流模DAC(111)幅度误差的校准；上述校准过程中，控制电路(13)同时产生的每一组输出到补偿电路(110)的第三N位校准码和输出到电荷域幅度误差检测放大电路(10)的第二K位选择码必须一一对应，即：第J组第三N位校准码必须和第J组第二K位选择码配合使用；其中，L为不大于2K的正整数；J为不大于L的正整数。4.如权利要求2所述具有幅度和相位误差自校准功能的低功耗DDS电路，其特征是，其对所述N位电流模DAC(111)和相位幅度转换器(18)进行相位误差校准时，电路的工作顺序如下：1、首先对N位电流模DAC(111)进行相位误差校准：1.1控制电路(13)通过Ctrl信号控制电荷域相位误差检测放大电路(11)和第二延迟电路(19)进入校准模式，同时输出第一K位选择码给电荷域相位误差检测放大电路(11)，开始对N位电流模DAC(111)进行相位误差校准；1.2然后控制电路(13)产生第一组第一K位选择码，同时控制ROM模块(15)产生第一组第二N位校准码；第一组第二N位校准码进入第二延迟电路(19)并得到N位转换码，N位转换码进入待校准N位电流模DAC(111)电路，经数模转换得到与第一组第二N位校准码对应的第一组相位误差差分输出电流；电荷域相位误差检测放大电路(11)通过检测第一组相位误差差分输出电流量，并进行处理得到第一组相位误差电压；K位电荷域模数转换器(12)将第一组相位误差电压进行模数转换，可以得到第一组相位误差K位量化码并输出到控制电路(13)；控制电路(13)将接收得到第一组相位误差K位量化码存储在SRAM模块(14)中，完成一种输入条件下的N位电流模DAC(111)电路相位误差量化；1.3紧接着，控制电路(13)产生第二组第一K位选择码，同时控制ROM模块(15)产生第二组第二N位校准码；第二组第二N位校准码进入第二延迟电路(19)并得到N位转换码，N位转换码进入待校准的N位...

【专利技术属性】
技术研发人员：陈珍海，吕海江，周德金，万书芹，鲍婕，宁仁霞，孙剑，
申请(专利权)人：黄山学院，
类型：发明
国别省市：安徽,34