一种薄膜晶体管、阵列基板及显示装置制造方法及图纸

本实用新型专利技术提供了一种薄膜晶体管、包括该薄膜晶体管的阵列基板以及包括该显示面板的显示装置。所述薄膜晶体管包括：栅极、半导体和源极、漏极，半导体包括第一半导体和第二半导体，第一半导体与栅极之间绝缘设置，第二半导体与栅极之间绝缘设置，第一半导体和第二半导体之间设置有绝缘层，且第一半导体与第二半导体在垂直于第一半导体和/或第二半导体所在膜层的方向上通过连接体电连接。本实用新型专利技术将薄膜晶体管的半导体从二维结构变为三维结构，减少了工艺原因必须在衬底基板上保留的半导体支部之间的间距，一方面，能够减小薄膜晶体管的占位面积从而提高高分辨率显示装置的透过率；另一方面能够防止薄膜晶体管发生短路。

A thin film transistor, an array substrate and a display device

The utility model provides a thin film transistor, an array substrate including the thin film transistor, and a display device including the display panel. The thin film transistor includes a gate electrode, a semiconductor and the source and drain, including the first and second semiconductor semiconductor semiconductor, semiconductor and insulating arranged between the first gate insulation is arranged between the second semiconductor and the gate insulation layer is arranged between the first and second semiconductor and semiconductor, semiconductor and semiconductor in the first second perpendicular to the first semiconductor film and / or the direction of the second semiconductor connector is electrically connected. The utility model combines semiconductor thin film transistors from two-dimensional structure into three-dimensional structure, spacing between the semiconductor branch reduces the process causes must be retained in the substrate on the one hand, can reduce the occupied area of the thin film transistor so as to improve the high resolution display device through rate; on the other hand can prevent the occurrence of short circuit thin film transistor.

【技术实现步骤摘要】
一种薄膜晶体管、阵列基板及显示装置
本技术涉及显示
，一种薄膜晶体管、包括该薄膜晶体管的阵列基板以及包括该阵列基板的显示装置。
技术介绍
随着显示技术的发展，高分辨率(highpixelsperinch,HPPI)显示装置因为在显示时清晰度高、显示画面细腻等成为当前显示领域的主流产品。高分辨显示装的像素密度高，即每个子像素的面积小，为了不降低每个子像素的开口率，则位于子像素中的薄膜晶体管也需要相应减小。然而，当减小薄膜晶体管的各部件之间的距离时，容易发生短路。特别地，对于双栅结构的薄膜晶体管更容易发生短路。请参考图1，薄膜晶体管包括栅极2，源极3，漏极5以及U型半导体4。当每个子像素的宽度为14.1um时，考虑源极3、漏极5与半导体4通过过孔连接等因素，U型半导体4支部的宽度L1至少为9um，那么U型半导体4支部之间的间距L2最大为2.55um，此时已经达到工艺极限，会出现短路等问题。为了获得高分辨率显示装置，开发一种占位面积小、稳定性高的薄膜晶体管是一个必然趋势和业界难题，此处的“占位面积”是薄膜晶体管占衬底基板的面积。通常地，薄膜晶体管需要形成在衬底基板的表面上。
技术实现思路
有鉴于此，本技术实施例提供一种薄膜晶体管，以实现高分辨显示。为实现上述目的，本技术实施例提供如下技术方案：一方面，本技术实施例提供了一种薄膜晶体管，所述薄膜晶体管包括：栅极、半导体和源极、漏极，所述半导体包括第一半导体和第二半导体，所述第一半导体与所述栅极之间绝缘设置，所述第二半导体与所述栅极之间绝缘设置，所述第一半导体和所述第二半导体之间设置有绝缘层，且所述第一半导体与所述第二半导体在垂直于所述第一半导体和/或所述第二半导体所在膜层的方向上通过连接体电连接。可选地，所述连接体为金属或者半导体。可选地，所述栅极位于所述第一半导体与所述第二半导体之间。可选地，所述第一半导体与所述第二半导体在平行于所述栅极的平面的垂直投影交叠。可选地，所述第一半导体与所述第二半导体在平行于所述栅极的平面的垂直投影完全重叠。可选地，在所述第一半导体与所述栅极之间的设置有第一绝缘层，在所述栅极与所述第二半导体层之间设置有第二绝缘层，所述第一绝缘层的厚度与所述第二绝缘层的厚度差小于等于所述第一绝缘层的厚度或/和所述第二绝缘层的厚度的5％。可选地，所述栅极和所述连接体通过同一道掩膜同时曝光、刻蚀形成。可选地，所述连接体和所述第一半导体通过第一过孔电连接，所述第二半导体和所述连接体通过第二过孔电连接。可选地，所述源极或所述漏极位于所述第二半导体远离所述第一半导体的一侧，所述栅极位于所述第一半导体远离所述第二半导体的一侧，所述第一半导体与所述第二半导体在平行于所述栅极的平面的垂直投影互不交叠或者仅部分交叠。可选地，当所述第一半导体与所述第二半导体在平行于所述栅极的平面的垂直投影仅部分交叠时，第一半导体与所述第二半导体在平行于所述栅极的平面的垂直投影的交叠面积小于等于所述第一半导体或/和所述第二半导体在平行于所述栅极的平面的面积的10％。可选地，所述第一半导体在平行于所述栅极的平面的面积小于所述第二半导体在平行于所述栅极的平面的面积。可选地，所述源极或所述漏极位于所述第二半导体远离所述第一半导体的一侧，所述栅极位于所述第二半导体靠近所述漏极或所述源极的一侧，所述第一半导体与所述第二半导体在平行于所述栅极的平面的垂直投影互不交叠或者仅部分交叠。可选地，当所述第一半导体与所述第二半导体在平行于所述栅极的平面的垂直投影仅部分交叠时，第一半导体与所述第二半导体在平行于所述栅极的平面的垂直投影的交叠面积小于等于所述第一半导体或/和所述第二半导体在平行于所述栅极的平面的面积的10％。可选地，所述第一半导体在平行于所述栅极的平面的面积大于所述第二半导体在平行于所述栅极的平面的面积。可选地，所述第一半导体和所述第二半导体均为低温多晶硅材料。另一方面，本技术实施例还提供了一种阵列基板，包括多个上述任意一项所述的薄膜晶体管。可选地，所述阵列基板还包括基板，位于所述基板上的多条数据线和多条扫描线，所述数据线和所述源极或所述漏极电连接且同层设置，所述扫描线和所述栅极电连接且同层设置。可选地，所述阵列基板还包括像素电极，所述像素电极与所述漏极或所述源极电连接，且所述像素电极位于所述第二半导体远离所述基板的一侧。可选地，所述阵列基板还包括公共电极，所述公共电极位于所述像素电极与所述第二半导体之间，或所述像素电极位于所述公共电极与所述第二半导体之间。可选地，所述阵列基板还包括阳极和阴极，所述阳极与所述漏极或所述源极电连接，所述阳极与所述阴极之间还设置有发光层。最后，本技术实施例还提供了一种显示装置，所述显示装置包括上述的任意一项阵列基板。基于上述技术方案，本技术实施例提供的薄膜晶体管具有第一半导体和第二半导体，第一半导体和第二半导体位于不同的膜层，且第一半导体与第二半导体通过连接体电连接，即将半导体从二维结构变为三维结构，因而减少了工艺原因必须在衬底基板上保留的半导体支部之间的间距，从而能够减小薄膜晶体管的占位面积，进而能提高高分辨率显示装置的透过率；此外，半导体层变为三维结构使得与半导体层电连接的源极、漏极设置在不同膜层，从而能够防止薄膜晶体管发生短路。同样地，本技术实施例提供的阵列基板、显示装置，均因包括占位面积小的薄膜晶体管而能够提高高分辨率显示装置的透过率。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有技术的一种薄膜晶体管结构示意图；图2为本技术实施例提供的一种薄膜晶体管结构示意图；图3为图2沿AA'的剖面结构示意图；图4为本技术实施例提供的另一种薄膜晶体管结构示意图；图5为本技术实施例提供的又一种薄膜晶体管结构示意图；图6为本技术实施例提供的又一种薄膜晶体管结构示意图；图7为图6沿BB'的剖面结构示意图；图8为本技术实施例提供的又一种薄膜晶体管结构示意图；图9为图8沿CC'的一种剖面结构示意图；图10为图8沿CC'的另一种剖面结构示意图；图11为图8沿CC'的又一种剖面结构示意图；图12为图8沿CC'的再一种剖面结构示意图；图13为本技术实施例提供的再一种薄膜晶体管结构示意图；图14为本技术实施例提供的一种阵列基板结构示意图；图15为图14所示阵列基板的一个子像素的一种剖面结构示意图；图16为图14所示阵列基板的一个子像素的为另一种剖面结构示意图；图17为本技术实施例提供的另一种阵列基板的剖面结构示意图；图18为本技术实施例提供的一种显示装置。具体实施方式本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚本文档来自技高网...

【技术保护点】
一种薄膜晶体管，包括：栅极、半导体和源极、漏极，所述半导体包括第一半导体和第二半导体，所述第一半导体与所述栅极之间绝缘设置，所述第二半导体与所述栅极之间绝缘设置，所述第一半导体和所述第二半导体之间设置有绝缘层，且所述第一半导体与所述第二半导体在垂直于所述第一半导体和/或所述第二半导体所在膜层的方向上通过连接体电连接。

【技术特征摘要】
1.一种薄膜晶体管，包括：栅极、半导体和源极、漏极，所述半导体包括第一半导体和第二半导体，所述第一半导体与所述栅极之间绝缘设置，所述第二半导体与所述栅极之间绝缘设置，所述第一半导体和所述第二半导体之间设置有绝缘层，且所述第一半导体与所述第二半导体在垂直于所述第一半导体和/或所述第二半导体所在膜层的方向上通过连接体电连接。2.根据权利要求1任意一项所述的薄膜晶体管，其特征在于，所述连接体为金属或者半导体。3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述栅极位于所述第一半导体与所述第二半导体之间。4.根据权利要求3所述的薄膜晶体管，其特征在于，所述第一半导体与所述第二半导体在平行于所述栅极的平面的垂直投影交叠。5.根据权利要求4所述的薄膜晶体管，其特征在于，所述第一半导体与所述第二半导体在平行于所述栅极的平面的垂直投影完全重叠。6.根据权利要求4所述的薄膜晶体管，其特征在于，在所述第一半导体与所述栅极之间的设置有第一绝缘层，在所述栅极与所述第二半导体层之间设置有第二绝缘层，所述第一绝缘层的厚度与所述第二绝缘层的厚度差小于等于所述第一绝缘层的厚度或/和所述第二绝缘层的厚度的5％。7.根据权利要求4所述的薄膜晶体管，其特征在于，所述栅极和所述连接体通过同一道掩膜同时曝光、刻蚀形成。8.根据权利要求7所述的薄膜晶体管，其特征在于，所述连接体和所述第一半导体通过第一过孔电连接，所述第二半导体和所述连接体通过第二过孔电连接。9.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述源极或所述漏极位于所述第二半导体远离所述第一半导体的一侧，所述栅极位于所述第一半导体远离所述第二半导体的一侧，所述第一半导体与所述第二半导体在平行于所述栅极的平面的垂直投影互不交叠或者仅部分交叠。10.根据权利要求9所述的薄膜晶体管，其特征在于，当所述第一半导体与所述第二半导体在平行于所述栅极的平面的垂直投影仅部分交叠时，第一半导体与所述第二半导体在平行于所述栅极的平面的垂直投影的交叠面积小于等于所述第一半导体或/和所述第二半导体在平行于所述栅...

【专利技术属性】
技术研发人员：张磊，
申请(专利权)人：厦门天马微电子有限公司，天马微电子股份有限公司，
类型：新型
国别省市：福建,35