半速率时钟数据回复电路制造技术

本发明专利技术提出一种半速率时钟数据回复电路，其包含：一压控振荡器，设置成依据一控制电压产生一数据取样时钟与一边缘取样时钟；一调整电路，设置成在多个测试期间中动态控制该压控振荡器将该数据取样时钟与该边缘取样时钟之间的一相位差调整成异于90度；以及一控制电路，设置成指示该调整电路在该多个测试期间中分别利用不同的控制值组合来控制该压控振荡器，并记录分别对应于该多个测试期间的多个回复信号质量指针。之后，该控制电路会指示该调整电路利用与该多个回复信号质量指针中的一最佳质量指针相对应的一控制值组合来控制该压控振荡器。

Half rate clock data recovery circuit

The invention provides a half rate clock and data recovery circuit includes a voltage controlled oscillator configured to generate a data sampling clock and a sampling clock edge according to a control voltage; an adjusting circuit, the voltage controlled oscillator to a phase between the sampling clock and the edge of the sampling clock adjustment into different in the 90 degree dynamic control during a plurality of test set; and a control circuit arranged to indicate the adjustment circuit during the testing respectively by using different control value to control the voltage controlled oscillator, a plurality of reply signal quality and record pointer respectively corresponding to the plurality of test period. Thereafter, the control circuit instructs the adjustment circuit to control the voltage controlled oscillator by combining a control value corresponding to one of the best quality pointers in the plurality of recovery signal quality pointers.

【技术实现步骤摘要】
半速率时钟数据回复电路
本专利技术有关半速率时钟数据回复电路，尤指一种可动态改变取样信号延迟量的半速率时钟数据回复电路。
技术介绍
传统的半速率时钟数据回复电路会利用压控振荡器产生同相时钟信号(inphaseclocksignal)与相位相差90度的正交相时钟信号(quadraturephaseclocksignal)。在传统半速率时钟数据回复电路中，数据取样电路会采用前述的同相时钟信号作为输入信号的数据取样时钟，而边缘取样电路则会采用前述的正交相时钟信号来作为输入信号的边缘取样时钟。当正交相时钟信号的边缘对齐输入信号的眼图边缘时，同相时钟信号的边缘理论上应该会对准输入信号的眼图中央。如此一来，利用同相时钟信号作为输入信号的数据取样时钟便可降低半速率时钟数据回复电路的位错误率。然而，在实际应用环境中，由于传输介质的衰减导致输入信号的眼图往往不是理想的对称形状，而且边缘取样电路也常会有一定的数据保持时间(holdtime)。在此情况下，使用相位差固定为90度的同相时钟信号与正交相时钟信号来进行取样，会导致回路锁定时输入信号的取样位置偏离眼图中的最佳取样点，进而导致数据错误率增加。
技术实现思路
有鉴于此，如何有效提升输入信号的取样正确性，进而降低半速率时钟数据回复电路的位错误率，实为业界有待解决的问题。本说明书提供一种半速率时钟数据回复电路的实施例，用于提供一时钟数据信号给一数据处理电路。该半速率时钟数据回复电路包含有：一控制电压产生电路，设置成产生一控制电压；一数据取样电路，设置成依据一数据取样时钟对一输入信号进行数据取样，以产生该时钟数据信号；一边缘取样电路，设置成依据一边缘取样时钟对该输入信号进行边缘取样，以产生一边缘取样信号；一相位检测电路，耦接于该控制电压产生电路、该数据取样电路、及该边缘取样电路，设置成比较该时钟数据信号与该边缘取样信号两者在相邻取样时间的数据一致性，以控制该控制电压产生电路调整该控制电压的大小；一压控振荡器，耦接于该控制电压产生电路，设置成依据该控制电压产生该数据取样时钟与该边缘取样时钟；一调整电路，耦接于该压控振荡器，设置成在多个测试期间中动态控制该压控振荡器将该数据取样时钟与该边缘取样时钟之间的一相位差调整成异于90度；以及一控制电路，耦接于该调整电路，设置成指示该调整电路在该多个测试期间中分别利用不同的控制值组合来控制该压控振荡器，并记录该数据处理电路分别在该多个测试期间中所产生的多个回复信号质量指针，而在该多个测试期间之后，该控制电路会指示该调整电路利用与该多个回复信号质量指针中的一最佳质量指针相对应的一控制值组合来控制该压控振荡器，以降低该时钟数据信号的错误率。上述实施例的优点之一，是该调整电路会刻意将该压控振荡器产生的数据取样时钟与边缘取样时钟之间的相位差调整成异于90度，以避免如先前技术将两者的相位差固定在90度时所衍生的缺点。本专利技术的其它优点将藉由以下的说明和图式进行更详细的解说。附图说明图1为本专利技术一实施例的半速率时钟数据回复电路简化后的功能方块图。图2为图1中的压控振荡器的一实施例简化后的功能方块图。图3为图2的压控振荡器的其中一个振荡单元的一实施例简化后的功能方块图。具体实施方式以下将配合相关图式来说明本专利技术的实施例。在图式中，相同的标号表示相同或类似的组件或方法流程。图1为本专利技术一实施例的半速率时钟数据回复电路(half-rateclockdatarecoverycircuit)100简化后的功能方块图。半速率时钟数据回复电路100用于提供一时钟数据信号(clockdatasignal)DOUT给一数据处理电路(dataprocessingcircuit)102。如图1所示，半速率时钟数据回复电路100包含一控制电压产生电路110、一数据取样电路120、一边缘取样电路130、一相位检测电路140、一压控振荡器150、一频率检测电路160、一调整电路170、一控制电路180、以及一储存装置190。在半速率时钟数据回复电路100中，控制电压产生电路110设置成产生一控制电压VC。数据取样电路120设置成依据一数据取样时钟(datasamplingclock)CKI对一输入信号(inputdata)DIN进行数据取样，以产生时钟数据信号DOUT。边缘取样电路130设置成依据一边缘取样时钟(edgesamplingclock)CKQ对输入信号DIN进行边缘取样，以产生一边缘取样信号(edge-sampledsignal)ES。相位检测电路140耦接于控制电压产生电路110、数据取样电路120、及边缘取样电路130，并设置成比较时钟数据信号DOUT与边缘取样信号ES两者在相邻取样时间的数据一致性，以控制控制电压产生电路110调整控制电压VC的大小。实作上，控制电压产生电路110可包含一电荷泵111以及一回路滤波器(loopfilter)113。相位检测电路140可依据时钟数据信号DOUT与边缘取样信号ES两者在相邻取样时间的数据一致性比较结果，产生提升信号UP或是调降信号DN，以调整电荷泵111的输出电压大小。回路滤波器113则会对电荷泵111的输出电压进行补偿与滤波，以产生压控振荡器150的控制电压VC。在半速率时钟数据回复电路100中，压控振荡器150耦接于控制电压产生电路110，设置成依据控制电压VC产生前述的数据取样时钟CKI与边缘取样时钟CKQ。频率检测电路160耦接于压控振荡器150与调整电路170，设置成控制调整电路170调整压控振荡器150的振荡频率，直到一参考时钟RCK的频率与压控振荡器150的振荡频率两者的差值小于一预定临界值。调整电路170耦接于压控振荡器150，并设置成在多个测试期间中动态控制压控振荡器150将数据取样时钟CKI与边缘取样时钟CKQ之间的相位差调整成异于90度。控制电路180耦接于调整电路170，设置成指示调整电路170在多个测试期间中分别利用不同的控制值组合来控制压控振荡器150，并将数据处理电路102分别在多个测试期间中所产生的多个回复信号质量指针(recovered-signalqualityindicator，RSQI)记录在储存装置190中。实作上，压控振荡器150的输出信号可以是单端信号(single-endedsignal)的形式，也可以是差动信号(differentialsignal)的形式。例如，在需要压控振荡器150提供差动输出信号的实施例中，压控振荡器150可依据控制电压VC产生差动形式的数据取样时钟CKI与CKIB，以及差动形式的边缘取样时钟CKQ与CKQB。另外，数据处理电路102所产生的回复信号质量指针RSQI可以是位错误率(biterrorrate，BER)、服务质量(qualityofservice，QOS)、信号噪声比(signal-to-noiseratio，SNR)、或是可供后级电路评估输入信号DIN的取样正确性的其它指标。在前述的多个测试期间之后，控制电路180会指示调整电路170利用与多个回复信号质量指针中的一最佳质量指针相对应的一控制值组合来控制压控振荡器150，以降低时钟数据信号DOUT的错误率。以下搭配图2与图3来进一步说明半速率时钟数据回复电路100的运作方本文档来自技高网...

【技术保护点】
一种半速率时钟数据回复电路，用于提供一时钟数据信号给一数据处理电路，该半速率时钟数据回复电路包含有：一控制电压产生电路，设置成产生一控制电压；一数据取样电路，设置成依据一数据取样时钟对一输入信号进行数据取样，以产生该时钟数据信号；一边缘取样电路，设置成依据一边缘取样时钟对该输入信号进行边缘取样，以产生一边缘取样信号；一相位检测电路，耦接于该控制电压产生电路、该数据取样电路、及该边缘取样电路，设置成比较该时钟数据信号与该边缘取样信号两者在相邻取样时间的数据一致性，以控制该控制电压产生电路调整该控制电压的大小；一压控振荡器，耦接于该控制电压产生电路，设置成依据该控制电压产生该数据取样时钟与该边缘取样时钟；一调整电路，耦接于该压控振荡器，设置成在多个测试期间中动态控制该压控振荡器将该数据取样时钟与该边缘取样时钟之间的一相位差调整成异于90度；以及一控制电路，耦接于该调整电路，设置成指示该调整电路在该多个测试期间中分别利用不同的控制值组合来控制该压控振荡器，并记录该数据处理电路分别在该多个测试期间中所产生的多个回复信号质量指针，而在该多个测试期间之后，该控制电路会指示该调整电路利用与该多个回复信号质量指针中的一最佳质量指针相对应的一控制值组合来控制该压控振荡器，以降低该时钟数据信号的错误率。...

【技术特征摘要】
1.一种半速率时钟数据回复电路，用于提供一时钟数据信号给一数据处理电路，该半速率时钟数据回复电路包含有：一控制电压产生电路，设置成产生一控制电压；一数据取样电路，设置成依据一数据取样时钟对一输入信号进行数据取样，以产生该时钟数据信号；一边缘取样电路，设置成依据一边缘取样时钟对该输入信号进行边缘取样，以产生一边缘取样信号；一相位检测电路，耦接于该控制电压产生电路、该数据取样电路、及该边缘取样电路，设置成比较该时钟数据信号与该边缘取样信号两者在相邻取样时间的数据一致性，以控制该控制电压产生电路调整该控制电压的大小；一压控振荡器，耦接于该控制电压产生电路，设置成依据该控制电压产生该数据取样时钟与该边缘取样时钟；一调整电路，耦接于该压控振荡器，设置成在多个测试期间中动态控制该压控振荡器将该数据取样时钟与该边缘取样时钟之间的一相位差调整成异于90度；以及一控制电路，耦接于该调整电路，设置成指示该调整电路在该多个测试期间中分别利用不同的控制值组合来控制该压控振荡器，并记录该数据处理电路分别在该多个测试期间中所产生的多个回复信号质量指针，而在该多个测试期间之后，该控制电路会指示该调整电路利用与该多个回复信号质量指针中的一最佳质量指针相对应的一控制值组合来控制该压控振荡器，以降低该时钟数据信号的错误率。2.如权利要求1所述的半速率时钟数据...

【专利技术属性】
技术研发人员：刘剑，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾,71