具有改进的热和电性能的半导体装置制造方法及图纸

一种装置包括载体、布置在所述载体的第一表面之上的半导体芯片以及包封本体，所述包封本体包括六个侧表面并且包封所述半导体芯片。所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露。所述装置还包括电接触元件，所述电接触元件电耦接至所述半导体芯片，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来。电绝缘层布置在所述载体的暴露的第二表面之上。

Semiconductor device with improved thermal and electrical properties

A device includes a carrier, a semiconductor chip disposed on the first surface of the carrier, and a encapsulating body including six side surfaces and encapsulating the semiconductor chip. The second surface of the carrier opposite to the first surface is exposed from the package body. The device also includes an electric contact element, the contact element is electrically coupled to the semiconductor chip, and only through the encapsulation body has all the lateral surface of the two opposite side surfaces of the minimum surface area of the encapsulation body protrudes from the. The electrical insulating layer is disposed over the exposed second surface of the carrier.

【技术实现步骤摘要】
具有改进的热和电性能的半导体装置
本公开总体上涉及半导体装置。更特别地，本公开涉及提供半导体装置的改进的热和电性能的多个方面。
技术介绍
半导体装置可包括半导体芯片、包封本体以及电耦接至所述半导体芯片并从所述包封本体突出出来的电接触元件。例如，半导体装置可形成为通孔式装置，其中，电接触元件可形成为将插入通孔插座中的接触引脚。替代地，半导体装置也可形成为表面贴装装置，其中，电接触元件可具有可附接至接触表面的平坦的共面的下表面。设计半导体装置可考虑到在装置的运行期间热和电磁干扰的发生。必须不断改善半导体装置。特别地，改善半导体装置的热和电性能是令人期望的。
技术实现思路
根据本专利技术的第一个方面，提供了一种装置，包括：载体；布置在所述载体的第一表面之上的半导体芯片；包封本体，所述包封本体包括六个侧表面并且包封所述半导体芯片，其中，所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露；电接触元件，所述电接触元件电耦接至所述半导体芯片，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来；以及布置在所述载体的暴露的第二表面之上的电绝缘层。根据本专利技术的一种有利的实施方式，所述电绝缘层包括二氧化硅、氟掺杂的二氧化硅、碳掺杂的二氧化硅、聚合物电介质、氮化物、金属氧化物中的至少一种。根据本专利技术的一种有利的实施方式，所述电绝缘层具有50微米至500微米的范围内的厚度。根据本专利技术的一种有利的实施方式，所述电绝缘层的背向所述载体的表面是暴露的。根据本专利技术的一种有利的实施方式，所述电绝缘层的暴露的表面被配置为耦接至散热器。根据本专利技术的一种有利的实施方式，所述载体包括引线框架的芯片焊盘，所述电接触元件包括所述引线框架的引线。根据本专利技术的一种有利的实施方式，所述电接触元件的从所述包封本体突出出来的部分在朝所述装置的安装水平面的方向上弯曲。根据本专利技术的一种有利的实施方式，所述装置被配置为使用表面贴装技术或通孔技术安装在接触表面上。根据本专利技术的第二个方面，提供了一种装置，包括：载体；布置在所述载体的第一表面之上的第一半导体芯片和第二半导体芯片；包封本体，所述包封本体包括六个侧表面并且包封所述第一半导体芯片和所述第二半导体芯片，其中，所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露；以及电接触元件，所述电接触元件电耦接至所述第一半导体芯片和所述第二半导体芯片中的至少一个，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来。根据本专利技术的一种有利的实施方式，还包括：布置在所述载体的暴露的第二表面之上的电绝缘层。根据本专利技术的一种有利的实施方式，所述电接触元件包括：第一电接触元件，所述第一电接触元件布置在所述两个相反的侧表面中的第一侧表面处并且与所述载体电绝缘；以及第二电接触元件，所述第二电接触元件布置在所述两个相反的侧表面中的第二侧表面处并且与所述载体电绝缘。根据本专利技术的一种有利的实施方式，所述载体将所述第一半导体芯片与所述第二半导体芯片电耦接。根据本专利技术的一种有利的实施方式，所述第一半导体芯片包括第一功率晶体管，所述第二半导体芯片包括第二功率晶体管，其中，所述载体将所述第一功率晶体管的第一漏极电极与所述第二功率晶体管的第二漏极电极电耦接。根据本专利技术的一种有利的实施方式，所述第一电接触元件电耦接至所述第一功率晶体管的第一源极电极和第一栅极电极，所述第二电接触元件电耦接至所述第二功率晶体管的第二源极电极和第二栅极电极。根据本专利技术的一种有利的实施方式，所述载体包括第一子载体以及与所述第一子载体电绝缘的第二子载体。根据本专利技术的一种有利的实施方式，所述第一半导体芯片包括布置在所述第一子载体之上的第一功率晶体管，所述第二半导体芯片包括布置在所述第二子载体之上的第二功率晶体管。根据本专利技术的一种有利的实施方式，所述电接触元件包括：布置在所述两个相反的侧表面中的第一侧表面处的第一电接触元件，其中，所述第一电接触元件包括电耦接至所述载体的电接触元件以及与所述载体电绝缘的电接触元件；以及布置在所述两个相反的侧表面中的第二侧表面处的第二电接触元件，其中，所述第二电接触元件包括电耦接至所述载体的电接触元件以及与所述载体电绝缘的电接触元件。根据本专利技术的一种有利的实施方式，所述第一电接触元件电耦接至所述第一功率晶体管的第一源极电极、第一栅极电极和第一漏极电极，所述第二电接触元件电耦接至所述第二功率晶体管的第二源极电极、第二栅极电极和第二漏极电极。根据本专利技术的一种有利的实施方式，所述第一半导体芯片包括布置在所述第一子载体之上的功率晶体管，所述第二半导体芯片包括布置在所述第二子载体之上的二极管。根据本专利技术的一种有利的实施方式，所述电接触元件包括：布置在所述两个相反的侧表面中的第一侧表面处的第一电接触元件，其中，所述第一电接触元件电耦接至所述功率晶体管的源极电极和栅极电极；以及布置在所述两个相反的侧表面中的第二侧表面处的第二电接触元件，其中，所述第二电接触元件电耦接至所述二极管的阳极和阴极。根据本专利技术的第三个方面，提供了一种装置，包括：载体；布置在所述载体的第一表面之上的第一半导体芯片和第二半导体芯片；包封本体，所述包封本体包括六个侧表面并且包封所述第一半导体芯片和所述第二半导体芯片，其中，所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露；电接触元件，所述电接触元件电耦接至所述第一半导体芯片和所述第二半导体芯片，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来，其中，所述电接触元件的从所述包封本体突出出来的部分在朝所述装置的安装水平面的方向上弯曲；以及布置在所述载体的暴露的第二表面之上的电绝缘层。根据本专利技术的第四个方面，提供了一种装置，包括：载体；布置在所述载体的第一表面之上的半导体芯片；包封本体，所述包封本体包括六个侧表面并且包封所述半导体芯片，其中，所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露；电接触元件，所述电接触元件电耦接至所述半导体芯片，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来；沉积在所述电接触元件中的至少一个之上的第一材料；以及与所述第一材料不同的并且沉积在所述载体的暴露的第二表面之上的第二材料。根据本专利技术的一种有利的实施方式，所述第一材料包括锡和锡合金中的至少一种。根据本专利技术的一种有利的实施方式，所述第二材料是不可润湿的焊料。根据本专利技术的一种有利的实施方式，所述第二材料包括金属氧化物、酰亚胺、氮化物中的至少一种。根据本专利技术的一种有利的实施方式，所述第二材料包括具有大于260℃的熔化温度的金属和金属合金中的至少一种。根据本专利技术的一种有利的实施方式，所述第二材料包括镍、镍磷、金、银中的至少一种。附图说明附图被包括以提供对各方面的进一步理解，并且被并入并构成本说明书的一部分。所述附图示出各方面并同描述一起起到解释各方面的原理的作用。当通过参照下文的详细描述更好地理解其他方面和各方面的许多预期的优点时，它们将被容易地领会。附图中的各元件不一定相对彼此按比例绘制。相似的附图标记表示相应的类似部分。图1本文档来自技高网...

【技术保护点】
一种装置，包括：载体；布置在所述载体的第一表面之上的半导体芯片；包封本体，所述包封本体包括六个侧表面并且包封所述半导体芯片，其中，所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露；电接触元件，所述电接触元件电耦接至所述半导体芯片，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来；以及布置在所述载体的暴露的第二表面之上的电绝缘层。

【技术特征摘要】
2015.12.18 DE 102015122259.01.一种装置，包括：载体；布置在所述载体的第一表面之上的半导体芯片；包封本体，所述包封本体包括六个侧表面并且包封所述半导体芯片，其中，所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露；电接触元件，所述电接触元件电耦接至所述半导体芯片，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来；以及布置在所述载体的暴露的第二表面之上的电绝缘层。2.根据权利要求1所述的装置，其中，所述电绝缘层包括二氧化硅、氟掺杂的二氧化硅、碳掺杂的二氧化硅、聚合物电介质、氮化物、金属氧化物中的至少一种。3.根据权利要求1或2所述的装置，其中，所述电绝缘层具有50微米至500微米的范围内的厚度。4.根据前述权利要求中任一项所述的装置，其中，所述电绝缘层的背向所述载体的表面是暴露的。5.根据权利要求4所述的装置，其中，所述电绝缘层的暴露的表面被配置为耦接至散热器。6.根据前述权利要求中任一项所述的装置，其中，所述载体包括引线框架的芯片焊盘，所述电接触元件包括所述引线框架的引线。7.根据前述权利要求中任一项所述的装置，其中，所述电接触元件的从所述包封本体突出出来的部分在朝所述装置的安装水平面的方向上弯曲。8.根据前述权利要求中任一项所述的装置，其中，所述装置被配置为使用表面贴装技术或通孔技术安装在接触表面上。9.一种装置，包括：载体；布置在所述载体的第一表面之上的第一半导体芯片和第二半导体芯片；包封本体，所述包封本体包括六个侧表面并且包封所述第一半导体芯片和所述第二半导体芯片，其中，所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露；以及电接触元件，所述电接触元件电耦接至所述第一半导体芯片和所述第二半导体芯片中的至少一个，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来。10.根据权利要求9所述的装置，还包括：布置在所述载体的暴露的第二表面之上的电绝缘层。11.根据权利要求9或10所述的装置，其中，所述电接触元件包括：第一电接触元件，所述第一电接触元件布置在所述两个相反的侧表面中的第一侧表面处并且与所述载体电绝缘，以及第二电接触元件，所述第二电接触元件布置在所述两个相反的侧表面中的第二侧表面处并且与所述载体电绝缘。12.根据权利要求9至11中任一项所述的装置，其中，所述载体将所述第一半导体芯片与所述第二半导体芯片电耦接。13.根据权利要求12所述的装置，其中，所述第一半导体芯片包括第一功率晶体管，所述第二半导体芯片包括第二功率晶体管，其中，所述载体将所述第一功率晶体管的第一漏极电极与所述第二功率晶体管的第二漏极电极电耦接。14.根据权利要求13所述的装置，其中，所述第一电接触元件电耦接至所述第一功率晶体管的第一源极电极和第一栅极电极，所述第二电接触元件电耦接至所述第二功率晶体管的第二源极电极和第二栅极电极。15.根据权利要求9或10所述的装置，其中，所述载体包括第一子载体以及与所述第一子载体电绝缘的第二子载体。16.根据权利要求15所述的装置，其中...

【专利技术属性】
技术研发人员：E·菲尔古特，F·格拉韦特，A·A·胡德，U·基希纳，T·S·李，G·洛曼，H·Y·刘，R·奥特伦巴，B·施默尔泽，F·施诺伊，F·施蒂克勒尔，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利,AT