提高FPGA原型验证效率的装置及方法制造方法及图纸

本发明专利技术涉及芯片原型验证技术领域，尤其涉及一种提高FPGA原型验证效率的装置及方法。本发明专利技术公开了一种提高FPGA原型验证效率的装置，该装置包括：监控单元，所述监控单元进一步包括：被监控报文存储单元，传输报文接收单元，触发判断单元及异常结果发送单元，其中：所述被监控报文存储单元，用于存储被监控报文的内容；所述传输报文接收单元，用于接收并读取来自NC芯片的传输报文；所述触发判断单元，用于对比传输报文的内容与被监控报文的内容是否一致。本发明专利技术还公开了一种提高FPGA原型验证效率的方法。本发明专利技术可以帮助芯片设计部门快速地分析定位问题，很大地提高了FPGA原型平台的验证效率。

Device and method for improving efficiency of FPGA prototype verification

The invention relates to the technical field of chip prototype verification, in particular to a device and method for improving the efficiency of FPGA prototype verification. The invention discloses a device for improving the efficiency of FPGA prototype verification, the device includes a monitoring unit, the monitoring unit further comprises a message storage unit is monitored, the transmission message receiving unit, a judging unit and trigger abnormal results of a sending unit, wherein the monitoring message storage unit for storing the message being monitored content; the transmission message receiving unit for receiving and transmitting message read from the NC chip; the trigger judging unit for transmitting the message content and the contrast was monitoring the contents of a message are the same. The invention also discloses a method for improving the efficiency of the FPGA prototype verification. The invention can help the chip design department to rapidly analyze the positioning problem, and greatly improves the verification efficiency of the FPGA prototype platform.

【技术实现步骤摘要】
提高FPGA原型验证效率的装置及方法
本专利技术涉及芯片原型验证
，尤其涉及一种提高FPGA原型验证效率的装置及方法。
技术介绍
芯片从设计到流片需要进行大量的专业的验证工作，一旦验证不完全，可能会有问题存在芯片内，流片后无法弥补。为了更好的验证芯片的设计，通常会搭建构建FPGA原型平台进行验证，通过真实的环境下验证节点控制器（NodeController，简称NC）芯片功能的正确性，可以弥补软仿真无法全面、快速验证的缺陷。对于系统设计进行有效性验证，一方面验证多路计算机可用性和可实现性，验证高速接口硬件PCB设计和调试、机械结构和散热有效性验证；另一方面开展固件（Firmware）、操作系统软件早期开发和调测试。同时对系统性能进行评估，发现性能瓶颈，并指导硬件结构规划、NC逻辑设计和系统软件的性能进行优化，并对系统的性能有个一定程度的预测和分析。但是由于芯片设计的复杂度往往比较大，验证的过程比较复杂涉及的问题比较广，出现问题的时候定位会比较困难。因此调试过程中的定位问题的方法就显得特别重要。
技术实现思路
针对以上技术问题，本专利技术的目的是提供一种提高FPGA原型验证效率的装置及方法，可以帮助芯片设计部门快速地分析定位问题，很大地提高了FPGA原型平台的验证效率。为达到上述目的，本专利技术通过以下技术方案实现：本专利技术提供一种提高FPGA原型验证效率的装置，该装置包括：监控单元，所述监控单元进一步包括：被监控报文存储单元，传输报文接收单元，触发判断单元及异常结果发送单元，其中：所述被监控报文存储单元，用于存储被监控报文的内容；所述传输报文接收单元，用于接收并读取来自NC芯片的传输报文；所述触发判断单元，用于对比传输报文的内容与被监控报文的内容是否一致，若一致，则该NC芯片异常，触发判断单元进入暂停状态，并将异常芯片的信息发送给异常结果发送单元，所述异常结果发送单元将异常结果发送给外部分析设备；若不一致，则该NC芯片正常，返回传输报文接收单元继续接收并读取来自NC芯片的传输报文。进一步地，还包括，结果分析单元，用于通过外部分析设备对异常NC芯片进行分析。进一步地，所述传输报文接收单元位于被监控报文存储单元和触发判断单元之间。进一步地，所述触发判断单元位于传输报文接收单元和异常结果发送单元之间。本专利技术还提供了基于提高FPGA原型验证效率的装置的提高FPGA原型验证效率的方法，包括以下步骤：步骤1：在FPGA原型验证平台中添加监控单元，所述监控单元进一步包括：被监控报文存储单元、传输报文接收单元、触发判断单元及异常结果发送单元；步骤2：将被监控报文的内容存储至被监控报文存储单元；步骤3：传输报文接收单元接收并读取来自NC芯片的传输报文；步骤4：触发判断单元对比传输报文的内容与被监控报文的内容是否一致，若一致，则该NC芯片异常，触发判断单元进入暂停状态，并将异常芯片的信息发送给异常结果发送单元，所述异常结果发送单元将异常结果发送给外部分析设备；若不一致，则该NC芯片正常，返回步骤3继续接收并读取来自NC芯片的传输报文。进一步地，在步骤4之后，还包括：通过外部分析设备对异常NC芯片进行分析。与现有技术相比，本专利技术提高FPGA原型验证效率的装置的有益效果如下：本专利技术在FPGA原型验证平台中添加监控单元，通过对比分析传输报文的内容与被监控报文的内容是否一致，判断NC芯片是否正常，并将异常结果发送给外部分析设备进行分析，可以帮助芯片设计部门快速地分析定位问题，很大地提高了FPGA原型平台的验证效率；提高FPGA原型验证效率的方法的有益效果与提高FPGA原型验证效率的装置的有益效果类似，在此不再赘述。附图说明图1为本专利技术提高FPGA原型验证效率的装置的结构示意图。图2为本专利技术提高FPGA原型验证效率的方法的流程示意图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。下面对下列实施例中出现的名词及概念进行解释说明：FPGA：英文全称Field－ProgrammableGateArray，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。内部包括可配置逻辑模块CLB（ConfigurableLogicBlock）、输入输出模块IOB（InputOutputBlock）和内部连线（Interconnect）三个部分。FPGA原型验证：是将设计直接烧入芯片，并把此芯片置于测试系统或应用系统开发环境中，通过实际测试和应用就可以验证芯片设计的正确性，诊断出错误来。下面结合附图和具体实施方式对本专利技术一种提高FPGA原型验证效率的装置及方法作进一步地说明：实施例1请参考图1，一种提高FPGA原型验证效率的装置，该装置包括：监控单元，所述监控单元进一步包括：被监控报文存储单元101，传输报文接收单元102，触发判断单元103及异常结果发送单元104，其中：所述被监控报文存储单元101，用于存储被监控报文的内容；所述传输报文接收单元102，用于接收并读取来自NC芯片的传输报文；所述触发判断单元103，用于对比传输报文的内容与被监控报文的内容是否一致，若一致，则该NC芯片异常，触发判断单元103进入暂停状态，并将异常芯片的信息发送给异常结果发送单元104，所述异常结果发送单元104将异常结果发送给外部分析设备；若不一致，则该NC芯片正常，返回传输报文接收单元102继续接收并读取来自NC芯片的传输报文。上述装置还包括结果分析单元105，用于通过外部分析设备对异常NC芯片进行分析。上述传输报文接收单元102位于被监控报文存储单元101和触发判断单元103之间。上述触发判断单元103位于传输报文接收单元102和异常结果发送单元104之间。上述外部分析设备是计算机或示波器。实施例2请参考图2，一种提高FPGA原型验证效率的方法，包括以下步骤：步骤201：在FPGA原型验证平台中添加监控单元，所述监控单元包括：被监控报文存储单元、传输报文接收单元、触发判断单元及异常结果发送单元；步骤202：将被监控报文的内容存储至被监控报文存储单元；步骤203：传输报文接收单元接收并读取来自NC芯片的传输报文；步骤204：触发判断单元对比传输报文的内容与被监控报文的内容是否一致，若一致，则该NC芯片异常，触发判断单元进入暂停状态，并将异常芯片的信息发送给异常结果发送单元，所述异常结果发送单元将异常结果发送给外部分析设备；若不一致，则该NC芯片正常，返回步骤3继续接收并读取来自NC芯片的传输报文；步骤205：通过外部分析设备对异常NC芯片进行分析。专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。而这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以本文档来自技高网...

【技术保护点】
一种提高FPGA原型验证效率的装置，其特征在于，该装置包括：监控单元，所述监控单元进一步包括：被监控报文存储单元，传输报文接收单元，触发判断单元及异常结果发送单元，其中：所述被监控报文存储单元，用于存储被监控报文的内容；所述传输报文接收单元，用于接收并读取来自NC芯片的传输报文；所述触发判断单元，用于对比传输报文的内容与被监控报文的内容是否一致，若一致，则该NC芯片异常，触发判断单元进入暂停状态，并将异常芯片的信息发送给异常结果发送单元，所述异常结果发送单元将异常结果发送给外部分析设备；若不一致，则该NC芯片正常，返回传输报文接收单元继续接收并读取来自NC芯片的传输报文。

【技术特征摘要】
1.一种提高FPGA原型验证效率的装置，其特征在于，该装置包括：监控单元，所述监控单元进一步包括：被监控报文存储单元，传输报文接收单元，触发判断单元及异常结果发送单元，其中：所述被监控报文存储单元，用于存储被监控报文的内容；所述传输报文接收单元，用于接收并读取来自NC芯片的传输报文；所述触发判断单元，用于对比传输报文的内容与被监控报文的内容是否一致，若一致，则该NC芯片异常，触发判断单元进入暂停状态，并将异常芯片的信息发送给异常结果发送单元，所述异常结果发送单元将异常结果发送给外部分析设备；若不一致，则该NC芯片正常，返回传输报文接收单元继续接收并读取来自NC芯片的传输报文。2.根据权利要求1所述的提高FPGA原型验证效率的装置，其特征在于，还包括，结果分析单元，用于通过外部分析设备对异常NC芯片进行分析。3.根据权利要求1所述的提高FPGA原型验证效率的装置，其特征在于，所述传输报文接收单元位于被监控报文存储单元和触发判断单元之间。4.根据权利要求1所述的提高FPG...

【专利技术属性】
技术研发人员：王棚辉，乔英良，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41