积层电子陶瓷元件及其无压共烧结制法制造技术

技术编号:15755975 阅读:108 留言:0更新日期:2017-07-05 01:14
本发明专利技术公开了一种积层电子陶瓷元件及其无压共烧结制法,主要是将介电常数(k值)大于1500以上高介电常数陶瓷结层,及介电常数(k值)小于100的低介电常数陶瓷结构层交错积层形成积层电子陶瓷元件,并将积层电子陶瓷元件进行高温共烧处理。经烧结温度1150℃至1350℃和还原气氛(氧分压:10

【技术实现步骤摘要】
积层电子陶瓷元件及其无压共烧结制法
本专利技术涉及一种将高介电常数陶瓷材料(Highpermittivitydielectrics)与低介电常数陶瓷材料(Lowpermittivitydielectrics)于还原气氛下进行无压共烧结处理方式,尤指一种可得到理想的共烧匹配性与反应性,并减少组件电致伸缩性的积层电子陶瓷元件及其无压共烧结制法。
技术介绍
由于不同材料系统具有其不同的本质特性,如何在将个别优势整合于组件特性上,将不同材料系统通过“共烧”方式(Co-firing)进行结合,便成为一重要的关键技术。如中国台湾专利563271中,即利用磁性材料(氧化铁)及非磁性材料(玻璃)共烧,藉由不同材料的电性提供共模滤波器不同部分的电性需求,改善不同滤波器型式的电气特性。美国专利4746557中,则将磁性生胚薄带(MagneticGreenSheet)所形成的电感及介电生胚薄带(DielectricGreenSheet)所形成的电容同时设计于一组件中,于800℃~1000℃温度下将具电感与电容特性的材料共烧结,整合出一兼具电感(Inductor)及电容(Capacitor)特性的组件。中国台湾专利I367504中,则提到一高度整合的芯片压敏电阻器制作方式,该电阻器主要系将功能性薄片制作于绝缘陶瓷基体上,其中所提及的功能性薄片包含介电陶瓷材料、压电陶瓷材料、磁性陶瓷材料半导体材料等,利用绝缘陶瓷基体进行抛光以形成复数沟槽来增进界面处的接合强度,提升异质陶瓷共烧的效果。除了前述提及不同组成与特性的陶瓷材料间的共烧专利技术外,强调具低温共烧特性(共烧温度<950℃)的专利亦相当多,例如美国专利5144526中,使用了以低介电陶瓷材料为主的结构设计,并于组件结构中插入一层高介电陶瓷材料进行低温共烧(LTCC)所实现的电容器组件。中国台湾专利428300,是藉由低介电陶瓷材料包覆高介电陶瓷材料搭配不同电极型式的设计来制作被动组件。而美国杜邦公司也采用不同高、低介电陶瓷材料的概念来进行共烧,并提出一系列专利,在其美国专利6827800及中国台湾专利I226319中,主要带(PrimaryTape)中加入内部局限带(ConstrainingLayer),同时在表层某一端加入一释放层(ReleaseLayer)已产生能使x、y方向的收缩互相抑制的结构,其中主要带的介电常数介于6~10之间,而内部局限带介电常数则介于10~5000之间。此外,其美国专利7068492、7067026及中国台湾专利I277512、I308106、I280955中,使用高介电材料的介电常数大于8以上,而低介电材料则为低于8以下,且将主要带的介电常数修正至7~9之间,并说明同时采用三个或三个以上不同介电材料薄带来达到平坦、无畸变、零收缩的陶瓷组件或复合物或模块或封装的制作方法。该公司于美国专利20060162844及中国台湾专利I278879中,再进一步针对使用的介电材料特性进行修正,于前述设计的主要带与内部局限带中插入一高介电常数带结构进行电容器的共烧,其中所采用的高介电常数带的介电常数至少要20,所使用的高、低介电材料的k值范围均低于250以下,上述杜邦公司专利均采用低温共烧的方式进行,即烧结温度低于950℃。美国专利7141129中,则提到采用介电材料的k值范围大于2000,且低介电材料的K值范围依然小于20的共烧技术,但该专利依然是属于低温共烧的技术范畴。然而,考虑现今积层电子陶瓷组件(如积层陶瓷电容器)的制造技术与材料成本,高温式(>1100℃)的还原气氛烧结制程仍属主流。故,如何将上述共烧概念导入现行的烧结制程中,使得所制作的组件具有更多元特性,即为本领域所欲解决的课题。
技术实现思路
为解决上述公知技术中存在的问题,本专利技术的目的之一是在于提供一种将高介电常数陶瓷材料与低介电常数陶瓷材料于还原气氛下进行无加压共烧结(Non-constrainedsintering)处理方式,以得到理想的共烧匹配性与反应性的积层电子陶瓷元件及其无压共烧结制法。为解决上述公知技术中存在的问题,本专利技术的另一目的是在于提供一种可保持高介电常数陶瓷材料的高电容值介电特性,并利用低介电常数陶瓷材料的低压电与低散逸系数特性的优点,同时减少元件电致伸缩性的积层电子陶瓷元件及其无压共烧结制法。为解决上述公知技术中存在的问题,本专利技术的又一目的是在于提供一种具低介电损耗、高绝缘电阻、高绝缘破坏电压及温度稳定性佳的积层电子陶瓷元件及其无压共烧结制法。为达成上述目的,本专利技术积层电子陶瓷元件及其无压共烧结制法通过材料组成结构的选择与共烧制程参数控制,使得高/低介电常数陶瓷材料,可于还原气氛下(氧分压:10-12~10-20atm)进行无压共烧制作,工作温度大于等于1150℃。其中,高介电常数陶瓷材料的k值>1500;低介电常数陶瓷材料的K值<100。同时,透过交错积层设计,使用高介电常数陶瓷材料或低介电常数陶瓷材料,作为积层电子陶瓷元件的反应层或覆盖层结构,形成同时具有高介电常数陶瓷材料及低介电常数陶瓷材料的积层电子陶瓷元件,其结构内部电极则采用镍金属。本专利技术的积层电子陶瓷元件及其无压共烧结制法,提供一种可于还原气氛下高温无压共烧的介电陶瓷组成物与制法,是利用钙钛矿结构(Perovskite)材料系间彼此晶格结构形貌相近,高温作用下交互反应性较佳,形成反应结构,提高不同材料组成物间共烧的异质介面的束缚性。其中,高介电常数陶瓷材料主要为钛酸钡基(BaTiO3-based)的强介电性材料为主体,其Ba/Ti的摩尔比介于0.99~1.06之间,粉体粒径大小(D50)范围则在0.1至0.5μm之间,并加入多种氧化物添加剂,使得此材料组成物可于还原气氛下烧结,烧结后材料介电常数大于1000。氧化物添加剂组成,以主相钛酸钡使用重量为100重量%为基础,其包含:0.32~2.70wt%碳酸钡(BaCO3)、0~0.06wt%三氧化钼(MoO3)、0.20~0.55wt%二氧化硅(SiO2)、0.17~0.72wt%氧化钇(Y2O3)、0.04~0.34wt%氧化镁(MgO)、0~0.07wt%五氧化二铌(Nb2O5)、0.11~0.28wt%碳酸锰(MnCO3)、0~1.61wt%氧化镱(Yb2O3)、0~0.51wt%氧化铝(Al2O3)、0~0.50wt%碳酸钙(CaCO3)、0~0.21wt%二氧化锆(ZrO2)、0~0.05wt%三氧化二钐(Sm2O3)、0~0.28wt%氧化镝(Dy2O3)、0~0.10wt%二氧化钛(TiO2)、0~0.04wt%五氧化二钒(V2O5)、0~0.13wt%碳酸锶(SrCO3)及0~0.23wt%一氧化锡(SnO)。并可利用上述氧化物添加剂组态与主相粉体粒径大小,控制介电特性及其所需的共烧结温度与气氛环境。较佳者,上述氧化物添加剂组成,其包含:0.32~2.70wt%碳酸钡(BaCO3)、0.001~0.06wt%三氧化钼(MoO3)、0.20~0.55wt%二氧化硅(SiO2)、0.17~0.72wt%氧化钇(Y2O3)、0.04~0.34wt%氧化镁(MgO)、0.001~0.07wt%五氧化二铌(Nb2O5本文档来自技高网
...
积层电子陶瓷元件及其无压共烧结制法

【技术保护点】
一种积层电子陶瓷元件的无压共烧结制法,其特征在于:该制法包括如下步骤:(a)将介电常数(k值)大于1500以上高介电常数陶瓷结构层及k值小于100的低介电常数陶瓷结构层交错积层形成积层电子陶瓷元件;及(b)将积层电子陶瓷元件于1150℃~1350℃,同时通入湿气、氮及氢混合气,并于还原气氛10

【技术特征摘要】
1.一种积层电子陶瓷元件的无压共烧结制法,其特征在于:该制法包括如下步骤:(a)将介电常数(k值)大于1500以上高介电常数陶瓷结构层及k值小于100的低介电常数陶瓷结构层交错积层形成积层电子陶瓷元件;及(b)将积层电子陶瓷元件于1150℃~1350℃,同时通入湿气、氮及氢混合气,并于还原气氛10-6~10-20atm环境下进行共烧结制作。2.根据权利要求1的制法制得的积层电子陶瓷元件,其特征在于:该积层电子陶瓷元件包括:(a)至少一覆盖层,该覆盖层为高介电常数陶瓷层或低介电常数陶瓷层;(b)至少一反应层,该反应层交错积层于该覆盖层之间或该覆盖层一侧,该反应层为高介电常数陶瓷结构层或低介电常数陶瓷结构层;及(c)至少一镍金属电极层,该镍金属电极层位于反应层交错积层位置。3.如权利要求2所述的积层电子陶瓷元件,其特征在于:所述高介电常数陶瓷结构层包括高介电常数陶瓷层及高介电常数电极层,低介电常数陶瓷结构层包括低介电常数陶瓷层及低介电常数电极层。4.如权利要求3所述的积层电子陶瓷元件,其特征在于:所述高介电常数电极层为表面施以镍金属或镍金属合金电极图形的高介电常数陶瓷层,低介电常数电极层为表面施以镍金属或镍金属合金电极图形的低介电常数陶瓷层。5.如权利要求3或4所述的积层电子陶瓷元件,其特征在于:所述镍金属电极图形为连续、不连续或浮动式图样。6.如权利要求2所述的积层电子陶瓷元件,其特征在于:所述高介电常数陶瓷层的组成包含主相材料及氧化物添加剂,该主相材料为BaxTiyO3(钛酸钡),其中Ba(钡)与Ti(钛)的摩尔比x/y为0.99~1.06之间,该主相材料的粉体平均粒径大小(D50)范围在0.1至0.5μm之间。7.如权利要求6所述的积层电子陶瓷元件,其特征在于:以BaTiO3(钛酸钡)重量100%为基础,其中氧化物添加剂的组成包括:0.32~2.70wt%碳酸钡(BaCO3)、0~0.06wt%三氧化钼(MoO3)、0.20~0.55wt%二氧化硅(SiO2)、0.17~0.72wt%氧化钇(Y2O3)、0.04~0.34wt%氧化镁(MgO)、0~0.07wt%五氧化二铌(Nb2O5)、0.11~0.28wt%碳酸锰(MnCO3)、0~1.61...

【专利技术属性】
技术研发人员:朱立文李耿维
申请(专利权)人:华新科技股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1