生成占空比可调的时钟信号的电路和方法技术

一种时钟信号发生器电路(10)，用于输出从输入时钟信号(ck

【技术实现步骤摘要】
生成占空比可调的时钟信号的电路和方法
本专利技术涉及生成时钟信号的电路和方法，该时钟信号具有调节占空比的可能。
技术介绍
已知，时钟信号用于对大量模拟电路和数字电路的操作定时。如图1所示，时钟信号ck通常是具有给定时段T的方波波形。在已知的方法中，占空比d表示图1中由τ表示的时段关于总时段的有效百分比：d＝τ/T在数字领域中，时钟信号可以用于例如同步数据通信的操作。例如，重要的是要知道时钟信号的“高”、“低”电平的持续时间以保证组合逻辑中的所谓的“建立”和“保持”时间，即，在时钟信号的边沿(例如上升沿)之前及之后数据保持稳定所需的最小时间。在模拟领域中，时钟信号用于例如开关电容器放大器电路，其中通常需要存在两个阶段(phase)，适当的持续时间的“高”阶段和“低”阶段，由时钟信号的“高”电平和“低”电平表示。例如，这些阶段可以用于复位的定时操作或模拟输入信号的检测。在给定时钟信号的某个时段的情形下，高和低阶段的持续时间必须恰当选择，有时彼此不同以确保电路的正确的操作和稳定。已经提出大量的技术方案用于生成具有可调占空比的时钟信号。然而，本申请人发现，就例如复杂性和电能消耗而言，这些技术方案中没有一个是完全满意的。例如，可能的已知技术方案在图2中示出并由HuiZhang、Hai-gangYang、JiaZhang、FeiLiu在2009年IEEE射频集成技术国际研讨会(IEEEInternationalSymposiumonRadio-FrequencyIntegrationTechnology)上的文献“High-speedProgrammableCounterDesignforPLLBasedonADelayDivisionTechnique”中进行了详细描述。根据这个技术方案，时钟信号发生器电路1构思了使用输入时钟信号(所谓的“主”)，由ckin表示，具有高频率并且被提供到n位数字计数器2的输入端。在第一数字比较器3和第二数字比较器4的输入端供应由数字计数器2生成的计数器信号计数，这两个比较器分别将该信号计数与第一阈值M和第二阈值N进行比较。第一数字比较器3的输出作为输出触发器5的置位信号S，而第二数字比较器4的输出作为同一输出触发器5的复位信号R。置位信号S还用于复位数字计数器2提供的计数器计数。输出触发器5的输出Q提供输出时钟信号ckout，该信号的占空比和时段可以通过选择适合的阈值M和N(分别调节时钟信号的高阶段和低阶段)来调节。更具体地，占空比在这此情形下取决于上述阈值之间的比率N/M。然而，本申请人已经认识到图2中示出的时钟信号发生器电路1有一些缺陷，包括：主时钟信号ckin需要具有高频率来精确调节占空比的值；可以获得的占空比的分辨率取决于数字计数器2的位数n；高分辨率需要更大的集成实现中的占用面积和更大的功耗；可以仅获得一定数量的离散值以用于调节占空比。时钟信号发生器电路1’的另一个已知的技术方案在图3中示出并在由R.Tajizadegan和A.Abrishamifar于2008年在波兰举行的第15届国际会议上发表的文献“ADuty-CycleControlCircuitWithHighInput-OutputDuty-CycleRange”中详细描述。该技术方案总体上是基于延迟锁相环(DLL)，其构思了使用延迟线6，接收输入时钟信号，再次由ckin表示并且由串联在一起的一定数量(p个)的延迟逻辑门7的链构成，该延迟逻辑门7具有变化及可调节的延迟。这个延迟逻辑门7链的输出被封闭在至输入端的回路反馈路径中。输入时钟信号ckin和输出时钟信号ckout之间的相位差(由各延迟逻辑门7的累积延迟给出)在稳态条件中为零或者已知，这是由于存在鉴频鉴相器(PFD)8，其测量跨该链上的电压的相位偏移以及经由偏置发生器9通过施加适当的控制信号控制各个延迟逻辑门7的延迟。每个延迟逻辑门7的输出端上的电压表示输入时钟信号ckin的相应的划分。本申请人也已经认识到这一技术方案存在一些缺陷，包括下列各项：可以获得的占空比的分辨率取决于延迟线6的长度，使得更高的分辨率需要更大数量(p个)的延迟逻辑门7(并且因此增加占用的面积和电能消耗)；DLL基于各延迟逻辑门7之间的精确耦合，使得使用大量的这样的延迟逻辑门7(以获得高分辨率)产生线性问题；而且在这种情形下，可能仅获得用于占空比的一定数量的离散值。
技术实现思路
本专利技术的目的在于至少部分地克服上述问题和缺陷，尤其是提供一种生成具有可变及可调占空比的时钟信号的技术方案，其具有更经济的优点，并且占用面积和电能消耗更少。根据本专利技术，因此提供如在后附权利要求中所限定的生成时钟信号的电路及相应的方法。附图说明为更好理解本专利技术，现在仅通过非限制性示例并且参照附图描述本专利技术的优选实施例，其中：-图1示出时钟信号及相应的占空比的示例；-图2是已知类型的第一时钟信号发生器电路的总体电路图；-图3是另一种已知类型的第二时钟信号发生器电路的总体电路图；-图4是根据本技术方案的实施例的时钟信号发生器电路的总体电路图；-图5示出图4的电路中的电学量的图；-图6是图4的时钟信号发生器电路的可能的实现的电路图；以及-图7a和7b示出图6的电路中的电学量图。具体实施方式正如将在下文中详细描述的那样，本技术方案的一个方面构思了使用信号受控的单稳态电路生成具有可调占空比的时钟信号，该单稳态电路接收输入时钟信号和控制信号。单稳态电路生成形成输出时钟信号的脉冲，该脉冲特别是方波信号，具有与输入时钟信号相同的频率、以及可以根据控制信号(其确定单稳态电路的脉冲的持续时间)来调节的占空比。具体地，根据参考信号和输出时钟信号的实际占空比检测，通过反馈回路生成单稳态电路的控制信号，参考信号指示同一占空比的期望值。如图4所示，根据本技术方案的实施例的时钟信号发生器电路10包括单稳态级12，具有：时钟输入端12a，其接收输入时钟信号ckin，例如，具有时段T的时钟信号，或者具有给定频率f(f＝1/T)的脉冲信号；控制输入端12b，其接收控制信号Sc；以及输出端12c，在其上产生输出时钟信号ckout。具体地并且也如图5所示，单稳态级被配置为在输入时钟信号ckin的每个边沿(例如上升沿)或每个脉冲处生成具有持续时间τ的脉冲，该脉冲取决于在控制输入端12b接收的控制信号Sc。输出时钟信号ckout具有与输入时钟信号ckin相同的时段/频率T/f以及取决于控制信号Sc可变的占空比d。换言之，单稳态级12由输入时钟信号ckin的边沿(例如上升沿)或出现的脉冲触发。以将对本领域技术人员显而易见的已知的方式，单稳态级12可以有几种电路实施例，例如具有逻辑门的数字电路(在高频率值f的情况下，这种实现是有利的)以及如模拟电路，例如使用已知的RC网络或其他集成电路(IC)。例如，信号受控的单稳态级12的已知的技术方案在P.Tuwanut、J.Koseeyapom、P.Wardkein于2005年11月在墨尔本和昆士兰举行的在TENCON2005IEEERegion10上发表的“ANovelMonostableMultivibratorCircuit”中第1-4页和第21-24页中进行了描述。时钟信号发生器电路10还包括反馈回路13本文档来自技高网...

【技术保护点】
一种时钟信号发生器电路(10)，被配置为生成从输入时钟信号(ck

【技术特征摘要】
2015.12.23 IT 1020150000874631.一种时钟信号发生器电路(10)，被配置为生成从输入时钟信号(ckin)得到的输出时钟信号(ckout)，包括：单稳态级(12)，具有被设计为接收所述输入时钟信号(ckin)的时钟输入端(12a)、被设计为接收控制信号(Sc)的控制输入端(12b)以及被设计为供应所述输出时钟信号(ckout)的输出端(12c)，所述输出时钟信号(ckout)具有根据所述控制信号(Sc)可变的占空比(d)；以及反馈回路(13)，可操作地耦合到所述单稳态级(12)并且被配置为根据所述输出时钟信号(ckout)的占空比(d)的期望值和检测值生成所述控制信号(Sc)。2.根据权利要求1所述的电路，其中，所述单稳态级(12)被配置为由所述输入时钟信号(ckin)的上升沿或下降沿触发并且在所述上升沿或下降沿生成对应的脉冲，所述脉冲具有取决于所述控制信号(Sc)的持续时间(τ)。3.根据权利要求2所述的电路，其中，所述单稳态级(12)被配置为接收偏置信号(Sb)以及基于所述偏置信号(Sb)的值调节所述持续时间(τ)；其中，所述偏置信号(Sb)的值由所述控制信号(Sc)调节。4.根据前述权利要求中任一项所述的电路，其中，所述反馈回路(13)被配置为根据以下项之间的比较生成所述控制信号(Sc)：指示所述输出时钟信号(ckout)的占空比(d)的检测值的信号和所述输出时钟信号(ckout)的占空比的期望值的参考信号(Vref)。5.根据权利要求4所述的电路，其中，所述反馈回路(13)包括：占空比至电压转换器级(14)，具有被设计为接收所述输出时钟信号(ckout)的输入端(14a)并且被配置为在相应的输出端(14b)上生成指示所述占空比(d)的经转换的信号(Vc)；以及运算放大器级(16)，具有被设计为接收所述经转换的信号(Vc)的第一输入端(16a)和被设计为接收所述参考信号(Vref)的第二输入端(16b)并配置为在相应的输出端(16c)上供应所述控制信号(Sc)，所述控制信号(Sc)取决于所述经转换的电压信号(Vc)和所述参考信号(Vref)之间的差。6.根据权利要求5...

【专利技术属性】
技术研发人员：D·马格诺尼，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利,IT