薄膜晶体管、阵列基板及其制备方法和显示装置制造方法及图纸

本发明专利技术公开了薄膜晶体管、阵列基板及其制备方法和显示装置。该薄膜晶体管包括：衬底；栅极，所述栅极设置在所述衬底上；第一绝缘层，所述第一绝缘层覆盖所述栅极；半导体层，所述半导体层设置在所述第一绝缘层远离所述栅极的一侧；源极和漏极，所述源极和漏极分别设置在所述半导体层远离所述第一绝缘层的一侧；第二绝缘层，所述第二绝缘层覆盖所述源极以及所述漏极；以及沟道区保护层，所述沟道区保护层设置在所述第二绝缘层远离所述源极以及所述漏极的一侧且与沟道区对应的区域，所述沟道区保护层在所述沟道区上的投影与所述沟道区重合。由此，沟道区保护层可以保护器件不受外部环境影响，同时不影响器件的性能。

【技术实现步骤摘要】
薄膜晶体管、阵列基板及其制备方法和显示装置
本专利技术涉及电子领域，具体地，涉及薄膜晶体管、阵列基板及其制备方法和显示装置。
技术介绍
近年来，随着半导体器件的发展，用于户外显示、会议展示等用途的大尺寸的显示装置也逐渐普及。为进一步提高显示装置的性能，氧化物技术被广泛的应用与制备显示装置，例如将ITO(铟锡氧化物)用在薄膜晶体管中作为沟道材料，从而提高显示器件的分辨率。同时为了降低制备显示器件的电阻，利用Cu形成导线，利用Cu的低电阻、高导电性能，提高显示装置的电学性能。然而，目前的薄膜晶体管、阵列基板及其制备方法和显示装置，仍有待改进。
技术实现思路
本申请是基于专利技术人对以下事实的发现而做出的：专利技术人发现，为了提高显示器件的性能，普遍使用透明导电材料(如ITO、IGZO(铟镓锌氧化物)等)和Cu材料。由于该材料的特殊性，使得在产品生产过程中发生多种工艺不良。例如，Cu栅极易脱落；IGZO(铟镓锌氧化物)作为沟道材料时，器件稳定性降低等问题。专利技术人经过深入研究以及大量实验发现，这主要是由于在大尺寸显示器件制备中，Cu栅极与衬底直接接触，由于两者结合力低，容易造成Cu栅极易脱落；同时由于在薄膜晶体管区域没有有机绝缘层，对沟道区进行保护，使得薄膜晶体管在经过后续工艺的过程后，稳定性降低，影响器件性能。本专利技术旨在至少一定程度上缓解或解决上述提及问题中至少一个。在本专利技术的一个方面，本专利技术提出了一种薄膜晶体管。根据本专利技术的实施例，该薄膜晶体管包括：衬底；栅极，所述栅极设置在所述衬底上；第一绝缘层，所述第一绝缘层覆盖所述栅极；半导体层，所述半导体层设置在所述第一绝缘层远离所述栅极的一侧；源极和漏极，所述源极和漏极分别设置在所述半导体层远离所述第一绝缘层的一侧；第二绝缘层，所述第二绝缘层覆盖所述源极以及所述漏极；以及沟道区保护层，所述沟道区保护层设置在所述第二绝缘层远离所述源极以及所述漏极的一侧且与沟道区对应的区域，所述沟道区保护层在所述沟道区上的投影与所述沟道区重合。由此，沟道区保护层可以保护器件不受外部环境影响，同时不影响器件的性能，使得薄膜晶体管稳定性提高，器件性能增强。根据本专利技术的实施例，该薄膜晶体管进一步包括：栅极缓冲层，所述栅极缓冲层设置在所述栅极以及所述衬底之间，所述栅极缓冲层包括透明导电材料。由此，可以提高Cu栅极与衬底的结合力，提高薄膜晶体管的稳定性。根据本专利技术的实施例，所述栅极缓冲层以及所述沟道区保护层的材料分别包括透明导电材料，所述透明导电材料包括ITO、IGZO、IZO、GZO以及石墨烯的至少之一。由此，可以在不影响显示的条件下，进一步提高器件稳定性与器件的性能。在本专利技术的另一方面，本专利技术提出了一种阵列基板。根据本专利技术的实施例，该阵列基板包括：衬底；栅极缓冲层，所述栅极缓冲层设置在所述衬底上；栅极，所述栅极设置在所述栅极缓冲层上；公共电极，所述公共电极设置在所述衬底上具有与所述栅极的一侧；第一绝缘层，所述第一绝缘层覆盖所述栅极以及所述公共电极；半导体层，所述半导体层设置在所述第一绝缘层远离所述栅极的一侧；源极和漏极，所述源极和漏极分别设置在所述半导体层远离所述第一绝缘层的一侧；第二绝缘层，所述第二绝缘层覆盖所述源极以及所述漏极；以及沟道区保护层，所述沟道区保护层设置在所述第二绝缘层远离所述源极以及所述漏极的一侧且与沟道区对应的区域，所述沟道区保护层在所述沟道区上的投影与所述沟道区重合；以及像素电极，所述像素电极设置在所述第二绝缘层远离所述源极以及所述漏极的一侧，所述像素电极与所述源极或所述漏极电连通。该阵列基板具有以下优点的至少之一：Cu栅极与衬底之间设置了栅极缓冲层，由此，Cu栅极与衬底之间的结合力增强，可以提高阵列基板的稳定性；沟道区保护层可以保护阵列基板中的薄膜晶体管不受外部环境影响，且该沟道区保护层不与薄膜晶体管中除去第二绝缘层的其他结构接触，进而不会影响薄膜晶体管以及阵列基板的电学性能。由此，可以提高器件的性能。根据本专利技术的实施例，所述公共电极以及所述栅极缓冲层由同种材料形成且同层设置。由此，公共电极和栅极缓冲层可以进行同层同步制备，在不增加工艺和不改变器件基本结构的基础上，可以利用现有工艺进行制备，提高器件稳定性、增强器件性能、降低成本。根据本专利技术的实施例，所述像素电极以及所述沟道区保护层由同种材料形成且同层设置。由此，像素电极以及沟道区保护层可以进行同层同步制备，在不增加工艺和不改变器件基本结构的基础上，可以利用现有工艺进行制备，提高器件稳定性、增强器件性能、降低成本。在本专利技术的又一方面，本专利技术提出了一种显示装置。根据本专利技术的实施例，该显示装置包括前面所述的阵列基板。由此，该显示装置具有前面描述的阵列基板所具有的全部特征以及优点，在此不再赘述。在本专利技术的又一方面，本专利技术提出了一种制备薄膜晶体管的方法。该方法包括：提供衬底；在所述衬底上形成栅极；在所述栅极远离所述衬底的一侧形成第一绝缘层；在所述第一绝缘层远离所述栅极的一侧形成半导体层；在所述半导体层远离所述第一绝缘层一侧沉积形成源极和漏极；在所述源极以及漏极远离所述半导体层的一侧形成第二绝缘层；在所述第二绝缘层远离所述源极以及所述漏极的一侧且与沟道区对应的区域形成沟道区保护层，所述沟道区保护层在所述沟道区上的投影与所述沟道区重合。由此，可以简便地获得前面描述的薄膜晶体管。根据本专利技术的实施例，该方法进一步包括：在所述栅极以及所述衬底之间形成栅极缓冲层。形成栅极缓冲层，由此可以增强Cu与衬底之间的结合力，提高稳定性。在本专利技术的又一方面，本专利技术提出了一种制备前面所述的阵列基板的方法。该方法包括：提供衬底；在所述衬底上形成栅极缓冲层以及公共电极；在所述栅极缓冲层远离所述衬底的一侧形成栅极；形成第一绝缘层，所述第一绝缘层覆盖所述栅极以及所述公共电极；在所述第一绝缘层远离所述栅极的一侧形成半导体层；在所述半导体层远离所述第一绝缘层一侧沉积形成源极和漏极；由此，可以简便地获得前面描述的阵列基板。根据本专利技术的实施例，在所述源极以及漏极远离所述半导体层的一侧形成第二绝缘层；在所述第二绝缘层远离所述源极以及所述漏极的一侧形成沟道区保护层以及像素电极。所形成的沟道区保护层，可以保护器件不受外部环境影响，且该沟道区保护层不与薄膜晶体管中除去第二绝缘层的其他结构接触，进而不会影响薄膜晶体管以及阵列基板的电学性能从而可以进一步提高阵列基板的性能。根据本专利技术的实施例，所述公共电极以及所述栅极缓冲层同层设置且同步制备；由此，可以简便并且同层同步地获得公共电极和栅极缓冲层。根据本专利技术的实施例，所述像素电极以及所述沟道区保护层同层设置且同步制备。由此，可以简便并同层同步地获得像素电极和沟道区保护层。附图说明本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：图1显示了根据本专利技术一个实施例的薄膜晶体管的结构示意图；图2显示了根据本专利技术另一个实施例的薄膜晶体管的结构示意图；图3显示了根据本专利技术又一个实施例的薄膜晶体管的结构示意图；图4显示了根据本专利技术一个实施例的阵列基板的结构示意图；图5显示了根据本专利技术一个实施例的显示装置的结构示意图；图6显示了根据本专利技术一个实施例的制备薄膜晶体管的方法的流程示意图；以及图7显示了根据本发本文档来自技高网...

【技术保护点】
一种薄膜晶体管，其特征在于，包括：衬底；栅极，所述栅极设置在所述衬底上；第一绝缘层，所述第一绝缘层覆盖所述栅极；半导体层，所述半导体层设置在所述第一绝缘层远离所述栅极的一侧；源极和漏极，所述源极和漏极分别设置在所述半导体层远离所述第一绝缘层的一侧；第二绝缘层，所述第二绝缘层覆盖所述源极以及所述漏极；以及沟道区保护层，所述沟道区保护层设置在所述第二绝缘层远离所述源极以及所述漏极的一侧且与沟道区对应的区域，所述沟道区保护层在所述沟道区上的投影与所述沟道区重合。

【技术特征摘要】
1.一种薄膜晶体管，其特征在于，包括：衬底；栅极，所述栅极设置在所述衬底上；第一绝缘层，所述第一绝缘层覆盖所述栅极；半导体层，所述半导体层设置在所述第一绝缘层远离所述栅极的一侧；源极和漏极，所述源极和漏极分别设置在所述半导体层远离所述第一绝缘层的一侧；第二绝缘层，所述第二绝缘层覆盖所述源极以及所述漏极；以及沟道区保护层，所述沟道区保护层设置在所述第二绝缘层远离所述源极以及所述漏极的一侧且与沟道区对应的区域，所述沟道区保护层在所述沟道区上的投影与所述沟道区重合。2.根据权利要求1所述的薄膜晶体管，其特征在于，进一步包括：栅极缓冲层，所述栅极缓冲层设置在所述栅极以及所述衬底之间，所述栅极缓冲层包括透明导电材料。3.根据权利要求2所述的薄膜晶体管，其特征在于，所述栅极缓冲层以及所述沟道区保护层的材料分别包括透明导电材料，所述透明导电材料包括ITO、IGZO、IZO、GZO以及石墨烯的至少之一。4.一种阵列基板，其特征在于，包括：衬底；栅极缓冲层，所述栅极缓冲层设置在所述衬底上；栅极，所述栅极设置在所述栅极缓冲层上；公共电极，所述公共电极设置在所述衬底上具有与所述栅极的一侧；第一绝缘层，所述第一绝缘层覆盖所述栅极以及所述公共电极；半导体层，所述半导体层设置在所述第一绝缘层远离所述栅极的一侧；源极和漏极，所述源极和漏极分别设置在所述半导体层远离所述第一绝缘层的一侧；第二绝缘层，所述第二绝缘层覆盖所述源极以及所述漏极；以及沟道区保护层，所述沟道区保护层设置在所述第二绝缘层远离所述源极以及所述漏极的一侧且与沟道区对应的区域，所述沟道区保护层在所述沟道区上的投影与所述沟道区重合；以及像素电极，所述像素电极设置在所述第二绝缘层...

【专利技术属性】
技术研发人员：张方振，宁策，牛菁，孙双，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11