本发明专利技术属于场效应晶体管技术领域，特别公开了一种具有多凹陷缓冲层的4H‑SiC金属半导体场效应晶体管；目的在于提高场效应晶体管的击穿电压和跨导参数，改善直流特性。采用的技术方案为：自下而上包括4H‑SiC半绝缘衬底、P型缓冲层、N型沟道层，N型沟道层的两侧分别为源极帽层和漏极帽层，源极帽层和漏极帽层表面分别是源电极和漏电极，N型沟道层上方且靠近源极帽层的一侧形成栅电极，所述缓冲层的上端面在栅电极及栅源下方，栅漏下方靠近栅极的一侧，栅漏下方靠近漏极帽层的一侧分别设有三个缓冲层凹陷区，三个缓冲层凹陷区的深度均为0.15μm，长度分别为1.2μm，0.1μm，0.5μm。
【技术实现步骤摘要】
一种具有多凹陷缓冲层的4H-SiC金属半导体场效应晶体管
本专利技术属于场效应晶体管
，具体涉及一种具有多凹陷缓冲层的4H-SiC金属半导体场效应晶体管。
技术介绍
碳化硅(SiC)由于其具有的宽禁带宽度、高临界电场、高饱和漂移速度和高热导率等优良的电学性能吸引了人们的注意，成为第三代半导体材料。这些优良特性使碳化硅(SiC)常常应用于高压、高温、高频、大功率等工作条件下。SiC在微波功率器件，尤其是金属半导体场效应晶体管(MESFET)的应用中占有主要地位，已成为近年来微波功率器件领域内研究的热点。在微波频段的功率器件中，4H-SiCMESFET有着极大的饱和漏极输出电流和击穿电压。目前，针对4H-SiCMESFET器件进行的改进主要是在传统4H-SiCMESFET的几何形状上，对栅、沟道区、漂移区等进行结构改进。但由于传统器件结构的局限性，器件受到饱和漏电流和击穿电压均衡的限制，在保证器件电流较大的条件下，则必须牺牲器件相关的击穿特性换取更大的饱和漏极电流。大多数文献致力于双凹陷4H-SiCMESFET结构的研究及在此结构的基础上进行改进。该结构从下至上由4H-SiC半绝缘衬底、P型缓冲层、N型沟道层和N+帽层堆叠而成，以该堆叠层为基础，刻蚀N+帽层后形成凹陷的N型沟道层，栅的源侧一半长度向N型沟道层内凹陷形成凹栅结构，凹陷的N型沟道层可通过反应离子刻蚀RIE技术完成。中国专利(申请号201410181931.6)公开了4H-SiC金属半导体场效应晶体管，但是其结构在提高击穿电压的同时对饱和漏电流的影响较大。中国专利(申请号201510001340.0)公开了一种具有双凹陷缓冲层的4H-SiC金属半导体场效应晶体管，但是其结构主要在于改进器件的直流特性。
技术实现思路
本专利技术的目的是要提供一种使击穿电压和栅极跨导得到提高的具有多凹陷缓冲层的4H-SiC金属半导体场效应晶体管，从而提高器件输出功率密度。为实现上述目的，本专利技术公开了如下技术方案：一种具有多凹陷缓冲层的4H-SiC金属半导体场效应晶体管，自下而上包括4H-SiC半绝缘衬底(1)、P型缓冲层(2)、N型沟道层(3)，N型沟道层(3)的两侧分别为源极帽层(4)和漏极帽层(5)，源极帽层(4)和漏极帽层(5)表面分别是源电极(6)和漏电极(7)，N型沟道层(3)上方且靠近源极帽层的一侧形成栅电极(8)，所述缓冲层的上端面在栅电极及栅源下方设有第一缓冲层凹陷区(9)，在栅漏下方靠近栅极的一侧设有第二缓冲层凹陷区(10)，在栅漏下方靠近漏极帽层的一侧设有第三缓冲层凹陷区(11)。进一步的，所述P型缓冲层(2)的深度为0.6μm，第一缓冲层凹陷区(9)、第二缓冲层凹陷区(10)、第三缓冲层凹陷区(11)的深度为0.1-0.2μm。进一步的，所述P型缓冲层(2)的深度为0.65μm，第一缓冲层凹陷区(9)、第二缓冲层凹陷区(10)、第三缓冲层凹陷区(11)的深度均为0.15μm。进一步的，所述第一缓冲层凹陷区(9)以源极帽层里侧为起点，长度为1.2μm，第二缓冲层凹陷区(10)以距源极帽层里侧1.4μm的位置为起点，长度为0.1μm，第三缓冲层凹陷区(11)以距源极帽层里侧1.7μm的位置为起点，长度为0.5μm。本专利技术公开的一种具有多凹陷缓冲层的4H-SiC金属半导体场效应晶体管，具有以下有益效果：1.击穿电压提高。想要提升器件输出功率密度，就要求器件能在保持大的饱和电流密度的情况下具有高的击穿电压，器件的击穿发生在栅的漏侧边缘，多凹陷缓冲层的引入使漏侧漂移区产生更大的耗尽层，进而产生了新的电场峰，缓解了栅极漏侧的电场强度，提高了击穿电压。2.栅极跨导提高。缓冲层凹陷后在栅漏侧产生的两个未凹陷的P型缓冲层块具有辅助栅对沟道耗尽的作用，因此增强了栅极电压对沟道电流的控制能力，使跨导增大。3.相比于具有横向PN结的4H-SiCMESFET(申请号：201410181931.6)，此结构的直流特性得到进一步提升。由于此结构主要为针对缓冲层的改进，其中缓冲层浓度较沟道浓度低于两个数量级，且靠近沟道顶部的电流密度比沟道底部电流密度大，即沟道顶部对饱和漏电流的影响更大，因此区域(10)形成的结构在提高击穿电压的同时对饱和漏电流的影响较小。即相比于针对沟道顶部进行改进的具有反偏pn结的器件结构，此结构具有更高的饱和漏电流及更大的击穿电压。4.相比于具有双凹陷缓冲层4H-SiCMESFET(申请号：201510001340.0)，此结构主要改进了器件的直流特性，而双凹陷缓冲层主要是对器件的交流特性进行改进。附图说明图一为本专利技术具有多凹陷缓冲层的4H-SiC金属半导体场效应晶体管的结构示意图。如图所示：1为4H-SiC半绝缘衬底，2为P型缓冲层，3为N型沟道层，4为源极帽层，5为漏极帽层，6为源电极，7为漏电极，8为栅电极,9为第一缓冲层凹陷区，10为第二缓冲层凹陷区，11为第三缓冲层凹陷区。具体实施方式下面将对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术的核心是提供一种使击穿电压和栅极跨导得到提高的具有多凹陷缓冲层的4H-SiC金属半导体场效应晶体管，从而提高器件输出功率密度。请参见图1。实施例1一种具有多凹陷缓冲层的4H-SiC金属半导体场效应晶体管，自下而上包括4H-SiC半绝缘衬底(1)、P型缓冲层(2)、N型沟道层(3)，N型沟道层(3)的两侧分别为源极帽层(4)和漏极帽层(5)，源极帽层(4)和漏极帽层(5)表面分别是源电极(6)和漏电极(7)，N型沟道层(3)上方且靠近源极帽层的一侧形成栅电极(8)，所述缓冲层的上端面在栅电极及栅源下方设有第一缓冲层凹陷区(9)，在栅漏下方靠近栅极的一侧设有第二缓冲层凹陷区(10)，在栅漏下方靠近漏极帽层的一侧设有第三缓冲层凹陷区(11)。实施例2本实施例中，所述P型缓冲层(2)的深度为0.65μm，第一缓冲层凹陷区(9)、第二缓冲层凹陷区(10)、第三缓冲层凹陷区(11)的深度均为0.15μm。本实施例的其余技术方案与实施例1一致。实施例3本实施例中，所述P型缓冲层(2)的深度为0.6μm，第一缓冲层凹陷区(9)、第二缓冲层凹陷区(10)、第三缓冲层凹陷区(11)的深度均为0.1μm。本实施例的其余技术方案与实施例1一致。实施例4本实施例中，所述P型缓冲层(2)的深度为0.7μm，第一缓冲层凹陷区(9)、第二缓冲层凹陷区(10)、第三缓冲层凹陷区(11)的深度均为0.2μm。本实施例的其余技术方案与实施例1一致。实施例5本实施例中，所述第一缓冲层凹陷区(9)以源极帽层里侧为起点，长度为1.2μm，第二缓冲层凹陷区(10)以距源极帽层里侧1.4μm的位置为起点，长度为0.1μm，第三缓冲层凹陷区(11)以距源极帽层里侧1.7μm的位置为起点，长度为0.5μm。本实施例的其余技术方案与实施例2、3或4一致。相比
技术介绍
中介绍的内容，本专利技术击穿电压被显著提高提高。想要提升器件输出功率密度，就要求器件能在保持大的饱和电流密度的情本文档来自技高网...
【技术保护点】
一种具有多凹陷缓冲层的4H‑SiC金属半导体场效应晶体管，其特征在于，自下而上包括4H‑SiC半绝缘衬底(1)、P型缓冲层(2)、N型沟道层(3)，N型沟道层(3)的两侧分别为源极帽层(4)和漏极帽层(5)，源极帽层(4)和漏极帽层(5)表面分别是源电极(6)和漏电极(7)，N型沟道层(3)上方且靠近源极帽层的一侧形成栅电极(8)，所述缓冲层的上端面在栅电极及栅源下方设有第一缓冲层凹陷区(9)，在栅漏下方靠近栅极的一侧设有第二缓冲层凹陷区(10)，在栅漏下方靠近漏极帽层的一侧设有第三缓冲层凹陷区(11)。
【技术特征摘要】
1.一种具有多凹陷缓冲层的4H-SiC金属半导体场效应晶体管，其特征在于，自下而上包括4H-SiC半绝缘衬底(1)、P型缓冲层(2)、N型沟道层(3)，N型沟道层(3)的两侧分别为源极帽层(4)和漏极帽层(5)，源极帽层(4)和漏极帽层(5)表面分别是源电极(6)和漏电极(7)，N型沟道层(3)上方且靠近源极帽层的一侧形成栅电极(8)，所述缓冲层的上端面在栅电极及栅源下方设有第一缓冲层凹陷区(9)，在栅漏下方靠近栅极的一侧设有第二缓冲层凹陷区(10)，在栅漏下方靠近漏极帽层的一侧设有第三缓冲层凹陷区(11)。2.根据权利要求1所述的一种具有多凹陷缓冲层的4H-SiC金属半导体场效应晶体管，其特征在于，所述P型缓冲层(2)的深度为0.6-0.7μm，第...
【专利技术属性】
技术研发人员：贾护军，吴秋媛，杨银堂，柴常春，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。