半导体结构元件及用于制造半导体结构元件的方法以及用于车辆的控制装置制造方法及图纸

本发明专利技术涉及半导体结构元件(10)，它具有多个沟槽及设置在这些沟槽中的一种导电材料的区段(16，20)。导电材料(16)根据沟槽型MOSFET被用作栅极电极。没有用作栅极电极的一部分印制导线被电绝缘及用作栅极串联电阻(20)。此外还提出用于制造这种半导体结构元件(10)的方法及用于车辆的控制装置。

【技术实现步骤摘要】
半导体结构元件及用于制造半导体结构元件的方法以及用于车辆的控制装置
本专利技术涉及一种半导体结构元件及一种用于制造半导体结构元件的方法以及一种用于车辆的控制装置。
技术介绍
现代半导体开关——例如MOSFET(金属氧化物半导体场效应晶体管，英语：Metal-Oxide-SemiconductorFieldEffectTransistor)或功率MOSFET以非常小的栅极-漏极电容来设计，因为这有利于漏极电压反馈到栅极上。也称为密勒电容的栅极-漏极电容在开关过程期间导致栅极电压保持恒定的阶段，即所谓的密勒平台(Miller-Plateau)。该效应使开关过程变慢，因此试图根据可能性来消除密勒电容，即尽可能地降低密勒电容。为了对MOSFET的开关速度产生影响，还公知了，在接线时设置栅极串联电阻。较大的栅极串联电阻导致密勒平台的较大时间延长且因此导致较慢的开关过程。栅极串联电阻通常实施为与MOSFET分开的单独元件并且例如安装在印制电路板上，这导致更高的生产成本。此外，生产过程中不可避免的尺寸差异(Streuungen)导致密勒电容的变化。这尤其也在栅极电极的几何形状变化时出现，所述几何形状变化对电极的体积具有直接的影响。结果仍可出现其它方面相同的部件的开关特性上的差异，这是不希望的。此外公知了在半导体芯片上制造及使用电阻的各种可能性。US2011/0318897A1描述了一种STI工艺(“shallowtrenchisolation”：浅沟槽隔离)，在所述STI工艺中，沟槽(Trench/Graben)用多晶硅来填充及用绝缘材料来覆盖。这里多晶硅用作电阻。这样制造的电阻可用作集成电路中的精确电阻。US2010/0327348A1描述了功率MOSFET中的电阻量值的有针对性的影响，以便改善部件的电子特性。在JP2006/319241A中描述了一种通过将集成在半导体衬底中的电阻扩散到中间沟槽(英文：Trench)中的用于绝缘的方法。
技术实现思路
根据本专利技术提供了一种半导体结构元件，其具有衬底，该衬底具有多个与半导体结构元件的有源区域电绝缘的沟槽，其中，在至少一个第一沟槽中沿该沟槽的纵轴线引入导电材料的第一区段，该第一区段与第一电接通部这样地连接，使得在施加电压到该第一电接通部上的情况下该第一区段充当MOS结构的栅极电极，其中，在第一沟槽和/或在第二沟槽中沿沟槽的纵轴线引入导电材料的第二区段。根据本专利技术的半导体结构元件的特征在于：第二区段的第一端部与第一电接通部电连接并且第二区段的第二端部与导电材料的第一区段电连接。优选地，第二区段电连接为第一区段的串联电阻且因此连接为栅极串联电阻。这种半导体结构元件尤其适于实现用于车辆的控制装置。根据本专利技术的用于制造半导体结构元件的方法基本上包括以下步骤：a.提供半导体衬底，b.在半导体衬底中开设多个沟槽，c.在通过沟槽结构化的衬底表面上制造第一绝缘层，d.用导电材料这样地填充沟槽，使得在沟槽中分别形成至少一个导电的上区段，e.在上区段上方制造第二绝缘层，f.这样电接通至少一个第一沟槽的上区段，使得该上区段可以充当MOS结构的栅极，g.这样电接通至少一个第二沟槽的上区段，使得该上区段可以充当MOS结构的栅极的串联电阻。本专利技术的优点根据本专利技术的半导体结构元件具有如下优点：栅极串联电阻与密勒电容技术上耦合。该半导体结构元件尤其可被用作功率半导体，例如被用作功率MOSFET(英文：PowerMOSFET)。栅极串联电阻单片地集成到半导体衬底中及自动地补偿密勒电容的变化。因此，由于过程尺寸差异带来的MOSFET的密勒电容的量值方面的不均匀性对时间开关特性无影响或仅仅极其轻微地影响，因为过程引起的密勒电容变化同时导致栅极串联电阻的变化并且这两种变化对开关时间起相反作用，使得它们至少部分地补偿。时间常数τ＝RC在很大程度上保持不变。因此可实现开关特性的对称及开关时间差异的减小。同样地，通过在Cgd上的反馈避免振荡的倾向。如果将多个根据本专利技术的MOSFET形式的半导体结构元件相互并联连接，则与过程尺寸差异无关地实现对称的开关特性。可以省去外部的补偿接线，例如借助R环节或RC环节的补偿接线。通过在空间上紧邻栅极地设置栅极串联电阻使寄生电容降低，并且开关特性得到改善。与具有外部的且因此不受制造过程影响的栅极串联电阻但具有由过程引起的可变的密勒电容的传统的MOSFET相比，通过自补偿作用还实现多个并联连接的功率MOSFET的更均匀的电流消耗。此外现在可省去以前所必需的外部的栅极串联电阻，这带来了成本上的优势。第一绝缘层优选是氧化层。其不一定作为附加层进行沉积而是例如可通过热氧化由现有的衬底材料来构造。导电材料的第一区段优选充当栅极电极，而导电材料的第二区段可被用作栅极串联电阻。在其中布置有导电材料的第一区段及第二区段的沟槽优选具有至少基本上垂直于衬底表面延伸的壁及基本上平行于衬底表面延伸的底。可特别简单地制造沟槽。制造沟槽的一种可行方案是使用开槽技术(Recess-Technik)。导电材料优选是高掺杂的多晶硅，例如高掺杂的退化(entartet)的多晶硅。导电材料的这些区段优选具有基本上矩形的横截面，该横截面有利地沿沟槽纵轴线是不变的。印制导线则可简单地通过导电材料的均匀沉积来制造。第一电接通部优选可从半导体结构元件的外面来接通，例如通过金属化。该半导体结构元件则可从外部来接线并且被集成在电路中。在通常情况下导电材料的第一区段及导电材料的第二区段布置在不同的沟槽中。在此情况下首先相同地制造相应的沟槽并且通过外部接线达到其不同的功能。在后面还要详细解释的实施方式中还可以是：不仅第一区段而且第二区段布置在共同的沟槽中。在此情况下当然必须使这两个区段相互电绝缘。尤其通常将半导体材料的如下区域视作有源区域：在该区域中存在pn结并且在该区域中在运行中载流子浓度可变化。该有源区域尤其设有掺杂。有利的也可以是：第一区段及第二区段在过程精确度的范围内具有相同的横截面。这样可得到自补偿质量的改善。在横截面不同的情况下虽然也定性地产生一定的自补偿，但横截面的调整可通过栅极串联电阻的改变实现对密勒电容变化的尽可能精确的补偿。这里作为横截面可理解为如下面的形式：其作为截面通过垂直于沟槽纵轴线的平面来得到。尤其当借助相同的过程制造两个可比较的元件时，两个横截面可被视为相同的，名义上即实际上相同的。横截面之间的区别仅由过程波动产生。在一种特别的实施方式中设置：第二区段由多个相互串联电连接的部分区段组成并且在多个沟槽上延伸，使得以有利的方式实现匹配电阻轨长度的可能性并因此实现匹配电阻量值的可能性。两个部分区段则可通过外部的导电连接部相互连接。例如也可使用多个相互并列的沟槽并且相互回曲形地连接这些沟槽。还可考虑：在沟槽内彼此叠置第二区段的多个部分区段。也可以使这些部分区段例如回曲形地相互连接。可在沟槽内产生电阻轨，该电阻轨总体上比沟槽长，使得可灵活地调节所产生的电阻的电阻值。然而在此情况下必须使各个部分区段相互绝缘，这意味着较高的生产开销。替代地有利地设置：半导体结构元件具有构造在表面上的第二电接通部，其中，至少一个第二区段布置在第二电接通部与衬底之间。第二接通部可平面地构造并且例如被用作源极电极。直接置于源极电极下本文档来自技高网...

【技术保护点】
一种半导体结构元件(10)，其具有衬底(12)，该衬底具有多个与所述半导体结构元件(10)的有源区域电绝缘的沟槽(14.1，14.2，14.3)，其中，在至少一个第一沟槽(14.1)中沿该沟槽的纵轴线(L)引入导电材料的第一区段(16)，该第一区段与第一电接通部(18)这样连接，使得在施加电压到该第一电接通部(18)上的情况下该第一区段充当MOS结构的栅极电极，其中，在该第一沟槽(14.1)和/或在第二沟槽(14.2)中沿所述沟槽的纵轴线引入所述导电材料的第二区段(20)，其特征在于，所述第二区段(20)作为所述第一区段(16)的串联电阻这样地电连接，使得所述第二区段(20)的第一端部与所述第一电接通部(18)电连接并且所述第二区段(20)的第二端部与所述导电材料的所述第一区段(16)电连接。

【技术特征摘要】
2015.11.02 DE 102015221375.71.一种半导体结构元件(10)，其具有衬底(12)，该衬底具有多个与所述半导体结构元件(10)的有源区域电绝缘的沟槽(14.1，14.2，14.3)，其中，在至少一个第一沟槽(14.1)中沿该沟槽的纵轴线(L)引入导电材料的第一区段(16)，该第一区段与第一电接通部(18)这样连接，使得在施加电压到该第一电接通部(18)上的情况下该第一区段充当MOS结构的栅极电极，其中，在该第一沟槽(14.1)和/或在第二沟槽(14.2)中沿所述沟槽的纵轴线引入所述导电材料的第二区段(20)，其特征在于，所述第二区段(20)作为所述第一区段(16)的串联电阻这样地电连接，使得所述第二区段(20)的第一端部与所述第一电接通部(18)电连接并且所述第二区段(20)的第二端部与所述导电材料的所述第一区段(16)电连接。2.根据权利要求1所述的半导体结构元件(10)，其中，所述第一区段(16)及所述第二区段(20)具有基本上相同的横截面。3.根据权利要求1或2所述的半导体结构元件(10)，其中，所述第二区段(20)由多个相互串联电连接的部分区段组成并且在多个沟槽(14)上延伸。4.根据以上权利要求中任一项所述的半导体结构元件(10)，其中，所述半导体结构元件(10)具有构造在表面上的第二电接通部(38)，其中，至少一个第二区段(20)布置在所述第二电接通部(38)与所述衬底(12)之间。5.根据以上权利要求中任一项所述的半导体结构元件(10)，其中，有源半导体区的邻接所述第二沟槽(14)的区域不具有掺杂。6.根据以上权利要求中任一项所述的半导体结构元件(10)，其中，所述第一区段(16)及所述第二区段(20)布置在共同的沟槽(14)中并且相...

【专利技术属性】
技术研发人员：N·戴维斯，W·V·埃姆登，
申请(专利权)人：罗伯特·博世有限公司，
类型：发明
国别省市：德国,DE