Si基高迁移率CMOS装置的制造方法及所得装置制造方法及图纸

一种Si基高迁移率CMOS装置的制造方法及所得装置。该方法包括：提供硅基材，该硅基材具有在顶部的第一绝缘层和延伸入硅中的沟槽；通过以下步骤来在第一绝缘层上方制造III‑V半导体通道层：沉积牺牲材料的第一假层，用第一氧化物层覆盖第一假层，通过经由第一氧化物层中的孔进行蚀刻、再进行选择性区域生长，来用III‑V半导体材料替换第一假层；在III‑V半导体通道层上方制造第二绝缘层，且再次打开沟槽；通过以下步骤来在第二绝缘层上方制造锗或硅‑锗通道层：沉积牺牲材料的第二假层，用第二氧化物层覆盖第二假层，通过经由第二氧化物层中的孔进行蚀刻、再进行选择性区域生长，来用锗或硅‑锗替换第二假层。

【技术实现步骤摘要】
Si基高迁移率CMOS装置的制造方法及所得装置
本专利技术涉及一种Si基高迁移率CMOS装置的制造方法，其中，锗或硅-锗通道层和III-V半导体通道层共同整合在硅基材上。本专利技术涉及利用该方法制得的装置。
技术介绍
当今，为了在降低的能耗下提升CMOS装置的电性能，需要将诸如Ge或SixGe1-x以及III-V半导体这样的高迁移率通道共同整合在同一块硅基材上，以得到具有III-V族半导体的高电子迁移率特征和Ge或SixGe1-x的高空穴迁移率特征的高速Si基CMOS。从US8987141中获知一种Si基高迁移率III-V族/Ge通道CMOS装置的制造方法。所得到的装置具有并列的(即沿水平方向)nMOS和pMOS装置。在L.Czornomaz等人的《受限制的侧向外延浮生(CELO)：与CMOS兼容的在绝缘体上的InGaAs的MOSFET在大面积Si基材上的可扩展性整合的新概念》(ConfinedEpitaxialLateralOvergrowth(CELO):ANovelConceptforScalableIntegrationofCMOS-compatibleInGaAs-on-insulatorMOSFETsonLarge-AreaSiSubstrates，技术论文的VLSI技术文摘2015研讨会，第T172～T173页)中作者展示了Si基材上的绝缘体(InGaAs-OI)上的高品质InGaAs的兼容CMOS的整合。其出发点是对热氧化物中的Si基材定义晶种区域，InGaAs材料会从该区域生长。不同于传统的侧向外延浮生，所述生长被在几何学上拘束于由牺牲层定义的孔穴中。因此，最终的InGaAs几何构型、厚度和粗糙度由牺牲层的形态定义，而不是由平版印刷术或化学机械抛光来定义。孔穴的尺寸意味着因生长方向从垂直突变为横向而在结构的晶种区域中发生缺陷过滤。因此，传播的缺陷就被封闭在2D中。
技术实现思路
本专利技术的目的在于提供一种Si基高迁移率CMOS装置的制造方法，其中，Ge通道层和III-V半导体通道层共同整合在硅基材上，具体而言，它们互相叠置在彼此上方，以使它们具有更高效的布局。根据本专利技术，使用包括第一独立权利要求的步骤的方法来实现该目的。本专利技术的另一个目的在于提供一种Si基高迁移率CMOS装置，其中，Ge或SixGe1-x通道层和III-V半导体通道层共同整合在硅基材上，且具有更高效的布局。根据本专利技术，使用第二独立权利要求的装置来实现该目的。在一个方面中，本专利技术提供一种硅基高迁移率CMOS装置的制造方法，其中，Ge或SixGe1-x通道层和III-V半导体通道层共同整合在硅基材上，所述方法包括以下步骤：a)提供硅基材，所述硅基材具有在顶部的第一绝缘层(例如STI)和延伸穿过所述绝缘层进入硅中的沟槽；b)通过依次进行以下步骤来在所述第一绝缘层的上方制造III-V半导体通道层：在所述第一绝缘层的上方和所述沟槽内沉积牺牲材料的第一假层，用第一氧化物层覆盖所述第一假层，通过经由被制造在所述第一氧化物层中的孔对所述牺牲材料进行蚀刻，然后用III-V半导体材料(例如GaP、InxGa(1-x)P、InP、GaAs、InxGa(1-x)As、InAs、GaSb、InxGa(1-x)Sb、InSb)进行选择性区域生长，来用III-V半导体材料替换所述第一假层；c)在所述III-V半导体通道层的顶上制造第二绝缘层，并且再次开放所述沟槽；d)通过依次进行以下步骤来在所述第二绝缘层的上方制造锗或硅-锗通道层：在所述第二绝缘层的上方和所述沟槽内沉积牺牲材料的第二假层，用第二氧化物层覆盖所述第二假层，通过经由被制造在所述第二氧化物层中的孔对所述牺牲材料进行蚀刻，然后用锗或硅-锗进行选择性区域生长，来用锗或硅-锗替换所述第二假层。n/p通道都可在随后的步骤中被蚀刻成不同的构造：鳍、片材、纳米线，且被氧化物层隔开。可使用标准的CMOS工艺来制造源、漏和栅结构，以使例如在各鳍中能够得到nMOS装置和pMOS装置，所述nMOS装置和pMOS装置互相叠置在彼此上方并与相邻的鳍分开，即，在各鳍中存在分开且独立的nMOS和pMOS装置。可利用本文所述的步骤的手段得到的结构能够大幅改善所制得的装置的静电性质。而且，这些结构的叠置构造能够通过以下方式大大改善布局效率：具有沿垂直方向对齐的n/p通道，即叠置且独立的nMOS和pMOS装置，以使这些结构的临界尺寸变成垂直而非水平。在按照本专利技术的方法中，使用选择性区域生长(SAG，也被称为选择性区域外延)来从硅基材中的外露晶种区域开始生长III-V半导体和(硅-)锗通道层。同样的晶种区域(沟槽)用于这两种通道层，从而改善了布局效率。本领域技术人员所公知的选择性区域生长或选择性区域外延是外延层穿过有图案的电介质掩模(典型的为SiO2或Si3O4)的局部生长。上述已知的CELO技术是SAG的一个例子，并且也可被用于按照本专利技术的方法的实施方式中。在按照本专利技术的实施方式中，对第一和第二孔的尺寸和位置进行选择，以使第一和第二氧化物层具有覆盖部分，所述覆盖部分在选择性区域生长步骤中迫使进行横向生长。按照这种方式，可将长成的层的缺陷部分限制在沟槽的区域。在按照本专利技术的实施方式中，用于蚀刻掉第一和第二假层的孔优选包含一组偏离沟槽位置一段预定距离的孔。按照这种方式，可在沟槽位置与这些孔的位置之间实现具有均匀厚度的层的叠置结构。在按照本专利技术的实施方式中，用于蚀刻掉第一和/或第二假层的孔还可包含与沟槽位置对齐的未偏置的孔。对齐的孔的尺寸优选小于偏置的孔的尺寸。这些对齐的孔可起到辅助从沟槽中蚀刻除去牺牲材料的作用，特别是在制造更高的通道层的步骤中。在按照本专利技术的实施方式中，沟槽可在硅基材中具有倾斜的侧边平面，即，具有倾斜的侧边平面的底部形状，例如由{111}Si平面组成的V槽形状。已发现其能够改善Si/Ge/III-V选择性区域生长过程中的外延品质。在按照本专利技术的实施方式中，可例如随着SixGe1-x的化学计量对III-V半导体通道层和硅-锗通道层进行变换，即，对于x＞0.5的SixGe1-x，可先制造SixGe1-x通道层，在该硅-锗层的上方再制造III-V半导体通道层。然而，对于x＝＜0.5的SixGe1-x，可后制造该SixGe1-x通道层，而先在该硅-锗层的下方制造III-V半导体通道层。附图的简要说明通过以下说明书和附图对本专利技术作进一步阐述。图1～19显示了按照本专利技术的实施方式的一种硅基高迁移率CMOS装置的制造方法，其中，Ge或SixGe1-x通道层和III-V半导体通道层共同整合在同一硅基材上。图20和21示意性地显示了能够利用按照本专利技术的方法得到的装置的实施方式。优选实施方式的详述将就具体实施方式并参照某些附图对本专利技术进行描述，但本专利技术并不受此所限，而仅由权利要求书限定。所描述的附图仅是说明性的且是非限制性的。在附图中，一些元素的尺寸可能为了说明目的而被夸大且未按比例绘制。各尺寸和相对尺寸不一定对应于实践本专利技术的实际简化。另外，在说明书以及权利要求书中，术语“第一”、“第二”和“第三”等仅仅是用来区别类似的元件，而不一定是用来描述次序或时间顺序。在适当的情况下，这些术语可互换，且本专利技术的实施方式可以如本文所述本文档来自技高网...

【技术保护点】
一种硅基高迁移率CMOS装置的制造方法，其中，Ge或Si

【技术特征摘要】
2015.12.22 EP 15202174.71.一种硅基高迁移率CMOS装置的制造方法，其中，Ge或SixGe1-x通道层和III-V半导体通道层共同整合在硅基材上，所述方法包括以下步骤：a)提供硅基材，所述硅基材具有在顶部的第一绝缘层和延伸穿过所述绝缘层进入硅中的沟槽；b)通过依次进行以下步骤来在所述第一绝缘层的上方制造III-V半导体通道层：在所述第一绝缘层的上方和所述沟槽内沉积牺牲材料的第一假层，用第一氧化物层覆盖所述第一假层，通过经由被制造在所述第一氧化物层中的第一孔，对所述牺牲材料进行蚀刻，然后用所述III-V半导体材料进行选择性区域生长，来用III-V半导体材料替换所述第一假层；c)在所述III-V半导体通道层的上方制造第二绝缘层，并且再次开放所述沟槽；d)通过依次进行以下步骤来在所述第二绝缘层的上方制造锗或硅-锗通道层：在所述第二绝缘层的上方和所述沟槽内沉积牺牲材料的第二假层，用第二氧化物层覆盖所述第二假层，通过经由被制造在所述第二氧化物层中的第二孔，对所述牺牲材料进行蚀刻，然后用锗或硅-锗进行选择性区域生长，来用锗或硅-锗替换所述第二假层。2.如权利要求1所述的方法，其特征在于，对所述第一和第二孔的尺寸和位置进行选择，以使所述第一和第二氧化物层具有覆盖部分，所述覆盖部分在所述选择性区域生长步骤中迫使进行横向生长。3.如权利要求2所述的方法，其特征在于，将所述第一孔制造在所述第一氧化物层中偏离所述沟槽的位置一段预定距离的位置处，以使所述第一氧化物层的覆盖部分得以保留，所述覆盖部分覆盖所述沟槽，且从所述沟槽向侧面延伸所述预定距离。4.如权利要求2或3所述的方法，其特征在于，所述第二孔包含偏置的第二孔，将所述偏置的第二孔制造在第二氧化物层中偏离所述沟槽的位置一段预定距离的位置处，以使所述第二氧化物层的覆盖部分得以保留，所述覆盖部分从所述沟槽的位置延伸至所述偏置的第二孔。5.如权利要求4所述的方法，其特征在于，所述第二孔还包含至少一个未偏置的第二孔，将所述未偏置的第二孔制造在所述第二氧化物层中与所述沟槽的位置对齐的位置处。6.如权利要求5所述的方法，其特征在于，所述未偏置的第二孔的尺寸小于所述偏置的第二孔的尺寸。7.如前述权利要求中任一项所述的方法，其特征在于，所述沟槽在所述硅基材中具有倾斜的侧边平面。8.如前述权利要求中任一项所述的方法，其特征在于，还包括在假层...

【专利技术属性】
技术研发人员：C·梅克林，G·博卡地，
申请(专利权)人：IMEC非营利协会，
类型：发明
国别省市：比利时,BE