一种半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，包括：在半导体衬底表面上形成有第一鳍片和第二鳍片；在半导体衬底的表面上以及第一鳍片和第二鳍片暴露的表面上依次形成掺杂第一导电类型掺杂杂质的第一外延层和第一衬垫层；去除第一区域内的第一衬垫层和第一外延层；在与第一区域对应的半导体衬底的表面上和第一鳍片暴露的表面上依次形成掺杂第二导电类型掺杂杂质的第二外延层和盖帽层；在半导体衬底的表面上形成牺牲层；去除牺牲层上方的盖帽层、第二外延层、第一衬垫层和第一外延层；去除牺牲层，进行退火处理，去除第一衬垫层和盖帽层；在半导体衬底的表面上形成浅沟槽隔离结构。本发明专利技术的方法，避免了离子注入对鳍片造成的损伤，提高了器件的性能。

【技术实现步骤摘要】
一种半导体器件及其制造方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制造方法。
技术介绍
随着半导体技术的不断发展，为了提高器件的性能，需要不断缩小集成电路器件的尺寸，随着CMOS器件尺寸的不断缩小，促进了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。现有技术中有很多方法用来提高半导体器件的性能，例如在半导体器件制备过程中形成超陡倒退阱(SuperSteepRetrogradeWell，简称SSRW)，通过离子注入形成隔离深阱和抗本体击穿(Anti-PunchTrough，简称APT)离子注入等。对于P阱，超陡倒退阱的形成非常困难，主要是由于硼损失很难控制尤其是容易发生氧化增强(OxidationEnhancedDiffusion，简称OED)效应的氧化阶段，例如，衬垫层生长，STI退火阶段和之后的栅氧形成环节，在上述阶段中，掺杂杂质硼很容易扩散进入氧化物中，而造成B损失。而为了很好的控制短沟道效应，尝试在FinFET器件的沟道中重掺杂大剂量的In或BF2。然而如此大剂量的掺杂导致窄鳍片的严重损伤，即使借助离子注入之后的退火处理也很难修复对鳍片造成的损伤，而受到损伤的鳍片显著降低了载流子的迁移率并使得掺杂杂质失活(de-activation)。另外，目前比较普遍使用的工艺制程是，深阱隔离注入在鳍片形成之前进行，抗本体击穿(Anti-PunchTrough，简称APT)离子注入在鳍片形成之后进行，在鳍片形成之后进行抗本体击穿离子注入有利于控制掺杂杂质的损失，但是大量的注入离子也会导致鳍片的损伤，鳍片上具有大量损伤点，观察发现在鳍片的顶部损伤尤其严重。因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术实施例一提供一种半导体器件的制造方法，包括：步骤S1：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，与所述第一区域对应的所述半导体衬底表面上形成有第一鳍片，与所述第二区域对应的所述半导体衬底表面上形成有第二鳍片；步骤S2：在所述半导体衬底的表面上以及所述第一鳍片和所述第二鳍片暴露的表面上依次形成掺杂第一导电类型掺杂杂质的第一外延层和第一衬垫层；步骤S3：去除与所述第一区域对应的所述半导体衬底表面上和所述第一鳍片表面上的所述第一衬垫层和所述第一外延层；步骤S4：在与所述第一区域对应的所述半导体衬底的表面上和所述第一鳍片暴露的表面上依次形成掺杂第二导电类型掺杂杂质的第二外延层和盖帽层；步骤S5：在所述半导体衬底的表面上形成牺牲层，其中所述牺牲层的顶面低于所述第一鳍片和所述第二鳍片的顶面；步骤S6：去除所述牺牲层上方暴露的所述第一鳍片上的所述盖帽层和所述第二外延层以及所述第二鳍片上的所述第一衬垫层和所述第一外延层；步骤S7：去除所述牺牲层，并进行退火处理，以使所述第一外延层中的所述第一导电类型掺杂杂质和所述第二外延层中的所述第二导电类型掺杂杂质分别向所述第二鳍片和所述第一鳍片内扩散以形成沟道停止层；步骤S8：去除所述第一外延层上的所述第一衬垫层以及所述第二外延层上的所述盖帽层；步骤S9：在所述半导体衬底的表面上形成浅沟槽隔离结构，所述浅沟槽隔离结构的顶面低于所述第一鳍片和所述第二鳍片的顶面。进一步，所述牺牲层的厚度与所述浅沟槽隔离结构的厚度相等。进一步，所述牺牲层的材料包括有机分布层和底部抗反射层。进一步，所述第一衬垫层和所述盖帽层的材料均为氧化物。本专利技术实施例二提供一种半导体器件的制造方法，包括：步骤S1：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，与所述第一区域对应的所述半导体衬底表面上形成有第一鳍片，与所述第二区域对应的所述半导体衬底表面上形成有第二鳍片；步骤S2：在所述半导体衬底的表面上以及所述第一鳍片和所述第二鳍片暴露的表面上依次形成掺杂第一导电类型掺杂杂质的第一外延层和第一衬垫层；步骤S3：去除与所述第一区域对应的所述半导体衬底表面上和所述第一鳍片表面上的所述第一衬垫层和所述第一外延层；步骤S4：在与所述第一区域对应的所述半导体衬底的表面上和所述第一鳍片的暴露的表面上形成掺杂第二导电类型掺杂杂质的第二外延层；步骤S5：在所述半导体衬底的表面上形成浅沟槽隔离结构，所述浅沟槽隔离结构的顶面低于所述第一鳍片和所述第二鳍片的顶面；步骤S6：去除所述浅沟槽隔离结构上方暴露的所述第一外延层和所述第二外延层；步骤S7：进行退火处理，以使所述第一外延层中的所述第一导电类型掺杂杂质和所述第二外延层中的所述第二导电类型掺杂杂质分别向所述第二鳍片和所述第一鳍片内扩散以形成沟道停止层。进一步，所述第一区域为NMOS区域，所述第一区域为PMOS区域，所述第一导电类型为N型，所述第二导电类型为P型，或者，所述第一区域为PMOS区域，所述第一区域为NMOS区域，所述第一导电类型为P型，所述第二导电类型为N型。进一步，在所述步骤S1中，对应所述第一区域的所述半导体衬底中形成有第二导电类型的第一阱，对应所述第二区域内的所述半导体衬底中形成有第一导电类型的第二阱。进一步，形成所述第二导电类型的第一阱和第一导电类型的第二阱的方法包括以下步骤：在所述半导体衬底的表面上形成保护层；在对应所述第二区域的所述保护层的表面上形成图案化的第一光刻胶层；以所述第一光刻胶层为掩膜进行第一离子注入，以在对应所述第一区域的所述半导体衬底中形成第二导电类型的第一阱；去除所述第一光刻胶层；在对应所述第一区域的所述保护层的表面上形成图案化的第二光刻胶层；以所述第二光刻胶层为掩膜进行第二离子注入，以在对应所述第二区域的所述半导体衬底中形成第一导电类型的第二阱；去除所述第二光刻胶层。进一步，在所述步骤S1中，形成所述第一鳍片和所述第二鳍片的方法包括以下步骤：在所述半导体衬底的表面形成图案化的掩膜层，所述图案化的掩膜层定义有所述第一鳍片和所述第二鳍片的图案；以所述图案化的掩膜层为掩膜，刻蚀所述半导体衬底，以形成所述第一鳍片和所述第二鳍片。进一步，形成所述浅沟槽隔离结构的方法包括以下步骤：形成覆盖所述半导体衬底表面和所述第一鳍片和所述第二鳍片的隔离材料层；平坦化所述隔离材料层，停止于所述第一鳍片和所述第二鳍片的顶面上；回蚀刻所述隔离材料层，以形成所述浅沟槽隔离结构。进一步，在所述步骤S1和所述步骤S2之间还包括以下步骤：形成覆盖所述第一鳍片和所述第二鳍片的表面的第二衬垫层，以修复所述第一鳍片和所述第二鳍片的损伤并使所述第一鳍片和所述第二鳍片的表面光滑；去除所述第二衬垫层。进一步，所述第二衬垫层为原位蒸气产生氧化物衬垫层。进一步，所述第一外延层和所述第二外延层的材料为硅外延层。进一步，在所述步骤S本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，所述方法包括：步骤S1：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，与所述第一区域对应的所述半导体衬底表面上形成有第一鳍片，与所述第二区域对应的所述半导体衬底表面上形成有第二鳍片；步骤S2：在所述半导体衬底的表面上以及所述第一鳍片和所述第二鳍片暴露的表面上依次形成掺杂第一导电类型掺杂杂质的第一外延层和第一衬垫层；步骤S3：去除与所述第一区域对应的所述半导体衬底表面上和所述第一鳍片表面上的所述第一衬垫层和所述第一外延层；步骤S4：在与所述第一区域对应的所述半导体衬底的表面上和所述第一鳍片暴露的表面上依次形成掺杂第二导电类型掺杂杂质的第二外延层和盖帽层；步骤S5：在所述半导体衬底的表面上形成牺牲层，其中所述牺牲层的顶面低于所述第一鳍片和所述第二鳍片的顶面；步骤S6：去除所述牺牲层上方暴露的所述第一鳍片上的所述盖帽层和所述第二外延层以及所述第二鳍片上的所述第一衬垫层和所述第一外延层；步骤S7：去除所述牺牲层，并进行退火处理，以使所述第一外延层中的所述第一导电类型掺杂杂质和所述第二外延层中的所述第二导电类型掺杂杂质分别向所述第二鳍片和所述第一鳍片内扩散以形成沟道停止层；步骤S8：去除所述第一外延层上的所述第一衬垫层以及所述第二外延层上的所述盖帽层；步骤S9：在所述半导体衬底的表面上形成浅沟槽隔离结构，所述浅沟槽隔离结构的顶面低于所述第一鳍片和所述第二鳍片的顶面。...

【技术特征摘要】
1.一种半导体器件的制造方法，所述方法包括：步骤S1：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，与所述第一区域对应的所述半导体衬底表面上形成有第一鳍片，与所述第二区域对应的所述半导体衬底表面上形成有第二鳍片；步骤S2：在所述半导体衬底的表面上以及所述第一鳍片和所述第二鳍片暴露的表面上依次形成掺杂第一导电类型掺杂杂质的第一外延层和第一衬垫层；步骤S3：去除与所述第一区域对应的所述半导体衬底表面上和所述第一鳍片表面上的所述第一衬垫层和所述第一外延层；步骤S4：在与所述第一区域对应的所述半导体衬底的表面上和所述第一鳍片暴露的表面上依次形成掺杂第二导电类型掺杂杂质的第二外延层和盖帽层；步骤S5：在所述半导体衬底的表面上形成牺牲层，其中所述牺牲层的顶面低于所述第一鳍片和所述第二鳍片的顶面；步骤S6：去除所述牺牲层上方暴露的所述第一鳍片上的所述盖帽层和所述第二外延层以及所述第二鳍片上的所述第一衬垫层和所述第一外延层；步骤S7：去除所述牺牲层，并进行退火处理，以使所述第一外延层中的所述第一导电类型掺杂杂质和所述第二外延层中的所述第二导电类型掺杂杂质分别向所述第二鳍片和所述第一鳍片内扩散以形成沟道停止层；步骤S8：去除所述第一外延层上的所述第一衬垫层以及所述第二外延层上的所述盖帽层；步骤S9：在所述半导体衬底的表面上形成浅沟槽隔离结构，所述浅沟槽隔离结构的顶面低于所述第一鳍片和所述第二鳍片的顶面。2.根据权利要求1所述的制造方法，其特征在于，所述牺牲层的厚度与所述浅沟槽隔离结构的厚度相等。3.根据权利要求1所述的制造方法，其特征在于，所述牺牲层的材料包括有机分布层和底部抗反射层。4.根据权利要求1所述的制造方法，其特征在于，所述第一衬垫层和所述盖帽层的材料均为氧化物。5.一种半导体器件的制造方法，其特征在于，包括：步骤S1：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，与所述第一区域对应的所述半导体衬底表面上形成有第一鳍片，与所述第二区域对应的所述半导体衬底表面上形成有第二鳍片；步骤S2：在所述半导体衬底的表面上以及所述第一鳍片和所述第二鳍片暴露的表面上依次形成掺杂第一导电类型掺杂杂质的第一外延层和第一衬垫层；步骤S3：去除与所述第一区域对应的所述半导体衬底表面上和所述第一鳍片表面上的所述第一衬垫层和所述第一外延层；步骤S4：在与所述第一区域对应的所述半导体衬底的表面上和所述第一鳍片的暴露的表面上形成掺杂第二导电类型掺杂杂质的第二外延层；步骤S5：在所述半导体衬底的表面上形成浅沟槽隔离结构，所述浅沟槽隔离结构的顶面低于所述第一鳍片和所述第二鳍片的顶面；步骤S6：去除所述浅沟槽隔离结构上方暴露的所述第一外延层和所述第二外延层；步骤S7：进行退火处理，以使所述第一外延层中的所述...

【专利技术属性】
技术研发人员：李勇，洪中山，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31