一种用于制备氮化物电子器件的复合衬底及其制备方法技术

技术编号:15748891 阅读:127 留言:0更新日期:2017-07-03 09:26
一种用于制备氮化物电子器件的复合衬底及其制备方法,所述复合衬底包括硅衬底、氮化铝层和图形化介质膜,氮化铝层制备在硅衬底上,图形化介质膜制备在氮化铝层上,该图形化介质膜具有若干个,并且相邻的图形化介质膜之间具有间隔间隙,图形化介质膜的图形化为圆形、三角形、多边形或者条纹状,图形化介质膜由二氧化硅、氮化硅、氮化钛、金属介质层或多晶氧化铝制成。本发明专利技术解决了氮化物电子功率器件异质生长中遇到的应力问题,有利于提高器件性能。

【技术实现步骤摘要】
一种用于制备氮化物电子器件的复合衬底及其制备方法
本专利技术属于半导体光电子器件
,具体地说是一种用于制备氮化物电子器件的复合衬底及其制备方法。
技术介绍
以Si、GaN、SiC及其相应的化合物InGaN、AlN、AlGaN为主第三代半导体器件在近来备受关注,并取得了理论重大突破,部分领域实现了产业化的应用。例如,碳化硅的功率器件完成了产业前的研究,并在小范围电力领域实现了民用化应用。氮化物的高耐压、高迁移率及高饱和载流子浓度是第三代半导体的共同特征,有望突破现有硅器件极限的基础上大规模应用。目前,对于现在GaN基的光电子器件一般是以Si、蓝宝石、SiC为衬底的异质外延器件制备,缺少GaN衬底。基于大失配的氮化物异质外延应用较为广泛。大失配异质外延存在较大的晶格失配和热应力失配的问题,晶格失配会引入较高的位错密度,热应力会引起龟裂问题。现有氮化镓光电子器件的外延技术主要在MOCVD反应室原位进行工艺参数调节(温度、时间、流量、压强等)与插入层技术等,而这些外延技术一般牺牲晶体质量来释放应力,或者反之。很难同时达到晶体质量提高及应力释放的效果。应力及高位错密度成为困扰氮化镓器件性能提高的主要问题。应力问题尤其在大尺寸硅片衬底的氮化物电子器件中更加严重。在现有的技术基础上进一步提高氮化物的器件性能,需要同时兼顾应力释放及提高晶体质量的技术。
技术实现思路
本专利技术要解决的技术问题是提供一种用于制备氮化物电子器件的复合衬底及其制备方法,有利于提高电子器件的性能。为了解决上述技术问题,本专利技术采取以下技术方案:一种用于制备氮化物电子器件的复合衬底,所述复合衬底包括硅衬底、氮化铝层和图形化介质膜,氮化铝层制备在硅衬底上,图形化介质膜制备在氮化铝层上,该图形化介质膜具有若干个,并且相邻的图形化介质膜之间具有间隔间隙。所述图形化介质膜的图形化为圆形、三角形、多边形或者条纹状。所述图形化介质膜由二氧化硅、氮化硅、氮化钛、金属介质层或多晶氧化铝制成。所述相邻图形化介质膜之间的间隔间隙为10nm-2um。所述氮化铝层为至少一层的准单晶或者单晶。所述氮化铝层的厚度为20nm-2um。所述硅衬底为N型、P型或者本征,尺寸范围为2-16英寸,厚度为200um-2mm。一种复合衬底的制备方法,包括以下步骤:选择N型、P型或者本征的硅衬底;在硅衬底上制备一层氮化铝层;在氮化铝层上制备一层介质膜;利用甩胶的方法在介质膜表面制备一层胶层;通过纳米压印对介质膜进行图形化处理,利用图形模板对胶层进行压挤,在胶层上形成与图形模板相同的图形,此时部分介质膜直接裸露,部分介质膜被胶层上的图形遮盖;通过化学腐蚀或者物理刻蚀的方法去除直接裸露的介质膜;再通过化学腐蚀方法去除覆盖着介质膜的胶层图形,得到图形化介质膜/氮化铝层/硅衬底结构的复合衬底。所述氮化铝层通过MOCVD、PLD或溅射或化学方式在硅衬底上制备。所述介质膜通过PECVD、PLD、PVD、溅射、蒸镀或化学溶液旋涂方式制备。本专利技术制备的复合衬底,均匀性较好,图形周期尺寸较小,有利于提高氮化物的晶体质量,对于氮化物电子器件异质外延的应力释放有较好的效果,对硅基氮化物电子器件性能有良好的改善作用。附图说明附图1为本专利技术复合衬底的剖面示意图;附图2为本专利技术方法的制备过程示意图;附图3为本专利技术复合衬底制备电子器件的剖面示意图。具体实施方式为了便于本领域技术人员的理解,下面结合附图对本专利技术作进一步的描述。如附图1所示,一种用于制备氮化物电子器件的复合衬底,所述复合衬底包括硅衬底1、氮化铝层2和图形化介质膜3,氮化铝层2制备在硅衬底1上,图形化介质膜3制备在氮化铝层2上,该图形化介质膜具有若干个,并且相邻的图形化介质膜之间具有间隔间隙4,该间隔间隙为10nm-2um,具体数值可以该范围区间内灵活选择。可通过MOCVD、PLD、溅射等物理或者化学的方法在硅衬底上制备氮化铝层。氮化铝层的厚度为20nm-2um,最佳为80nm-500nm,该氮化铝层可以为准单晶、单晶的单层或者多层,即可以为一层,两层,三层或者其他数量。所述图形化介质膜的图形化为圆形、三角形、多边形或者条纹状,或者其他形状,以上列举并非是限定。图形化介质膜由二氧化硅、氮化硅、氮化钛、金属介质层或多晶氧化铝制成。所述硅衬底为N型、P型或者本征,尺寸范围为2-16英寸,厚度为200um-2mm。通过在氮化铝层/硅衬底双层结构上制备图形化介质膜,对应力的释放具有较好的效果。此外,如附图2所示,本专利技术还揭示了一种复合衬底的制备方法,包括以下步骤:S1,选择N型、P型或者本征的硅衬底1。本实施例中选择8英寸<111>晶向的P型硅衬底。S2,在硅衬底1上制备一层氮化铝层2。可通过MOCVD、PLD或溅射或化学方式在硅衬底上制备,在本实施例中,采用MOCVD方法沉积一层100nm厚的氮化铝层。S3,在氮化铝层2上制备一层介质膜3。可通过PECVD、PLD、PVD、溅射、蒸镀或化学溶液旋涂方式制备,本实施例中采用PECVD制备厚度为50nm的一层介质膜。S4,利用甩胶的方法在介质膜表面3制备一层50nm的胶层5。S5,通过纳米压印对介质膜3进行图形化处理,利用图形模板7对胶层5进行压挤,在胶层5上形成与图形模板7相同的图形6,介质膜/氮化铝层/硅衬底形成胶层图形阵列,此时部分介质膜直接裸露,部分介质膜被胶层上的图形遮盖形成胶层/介质膜图形8。图形模板的图形为圆形陈列,其圆的直径为20nm,圆与圆之间的距离为10nm。S6,通过化学腐蚀或者物理刻蚀的方法去除直接裸露的介质膜。放入ICP腔室进行刻蚀,刻蚀功率为3KW,刻蚀气体三氯化硼的流量为100SCCM,把直接裸露的氮化铝层进行刻蚀去除,被胶层的图形覆盖的介质膜保留下来。S7,再通过化学腐蚀方法去除覆盖着介质膜的胶层图形,得到图形化介质膜9/氮化铝层2/硅衬底1结构的复合衬底。从ICP腔室中取出刻蚀后样品,放进化学腐蚀液BOE里面进行去胶处理,将胶层去除干净。在利用该复合衬底制备电子器件时,如附图3所示,利用MOCVD在图形化介质膜3/氮化铝层2\硅衬底1构成的复合衬底上进行氮化镓HEMT器件10生长。由于在MOCVD里面进行生长时,单晶氮化镓只在图形化的氮化铝层表面上进行,最终通过横向外延把原来的间隔区域(没有氮化铝种子层区域)覆盖,形成统一的单晶氮化镓,而区域4A只会形成多晶氮化镓或者空气隙,从而减少了氮化镓HEMT器件10与硅衬底1的接触面积,有利于应力释放,从而减少HEMT龟裂问题。需要说明的是,以上所述并非是对本专利技术的限定,在不脱离本专利技术的创造构思的前提下,任何显而易见的替换均在本专利技术的保护范围之内。本文档来自技高网...
一种用于制备氮化物电子器件的复合衬底及其制备方法

【技术保护点】
一种用于制备氮化物电子器件的复合衬底,其特征在于,所述复合衬底包括硅衬底、氮化铝层和图形化介质膜,氮化铝层制备在硅衬底上,图形化介质膜制备在氮化铝层上,该图形化介质膜具有若干个,并且相邻的图形化介质膜之间具有间隔间隙。

【技术特征摘要】
1.一种用于制备氮化物电子器件的复合衬底,其特征在于,所述复合衬底包括硅衬底、氮化铝层和图形化介质膜,氮化铝层制备在硅衬底上,图形化介质膜制备在氮化铝层上,该图形化介质膜具有若干个,并且相邻的图形化介质膜之间具有间隔间隙。2.根据权利要求1所述的用于制备氮化物电子器件的复合衬底,其特征在于,所述图形化介质膜的图形化为圆形、三角形、多边形或者条纹状。3.根据权利要求2所述的用于制备氮化物电子器件的复合衬底,其特征在于,所述图形化介质膜由二氧化硅、氮化硅、氮化钛、金属介质层或多晶氧化铝制成。4.根据权利要求3所述的用于制备氮化物电子器件的复合衬底,其特征在于,所述相邻图形化介质膜之间的间隔间隙为10nm-2um。5.根据权利要求4所述的用于制备氮化物电子器件的复合衬底,其特征在于,所述氮化铝层为至少一层的准单晶或者单晶。6.根据权利要求5所述的用于制备氮化物电子器件的复合衬底,其特征在于,所述氮化铝层的厚度为20nm-2um。7.根据权利要求6所述的用于制备氮化物...

【专利技术属性】
技术研发人员:罗睿宏梁智文张国义
申请(专利权)人:东莞市中镓半导体科技有限公司
类型:发明
国别省市:广东,44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1