移位寄存器、其驱动方法、栅极集成驱动电路及显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器、其驱动方法、栅极集成驱动电路及显示装置，包括输入控制模块，第一输出控制模块，上拉控制模块，第一下拉控制模块和第二输出控制模块；因此，通过第一输出控制模块和第二输出控制模块的设置，可以分别提供高电平信号和低电平信号，且第一输出控制模块和第二输出控制模块间歇性地工作，延长了移位寄存器的使用寿命；此外，通过上拉控制模块和第二输出控制模块的配合使用，可以实现对信号输出端的复位，省去了复位模块的设置；并且使得在由级联的多个移位寄存器组成的栅极集成驱动电路中，可以减少栅极集成驱动电路的布线数量，较大地简化了电路结构，有利于显示装置窄边框的设计。

【技术实现步骤摘要】
移位寄存器、其驱动方法、栅极集成驱动电路及显示装置
本专利技术涉及显示
，尤指一种移位寄存器、其驱动方法、栅极集成驱动电路及显示装置。
技术介绍
GOA(GateonArray)是一种将栅极集成驱动电路集成于TFT基板上的技术，通过栅极集成驱动电路向像素区域的各开关晶体管的栅极提供栅极扫描信号，逐行开启各开关晶体管，实现像素单元的数据信号输入。通常，为了保证GOA能够为显示面板提供稳定的栅极扫描信号，移位寄存器作为栅极集成驱动电路的组成部分，一般包括15个开关晶体管和至少一个电容；而这样的设计，往往使得电路的结构较为复杂，占用的面积较大，不利于窄边框的设计；另外，在移位寄存器中，由于某些开关晶体管长期处于工作状态，不仅会使得开关晶体管的阈值电压发生漂移，还会降低开关晶体管的使用寿命，影响移位寄存器的正常工作。基于此，如何简化移位寄存器的结构，同时能够使每个开关晶体管间歇性的工作，避免开关晶体管的阈值电压发生漂移，是本领域技术人员亟待解决的技术问题。
技术实现思路
本专利技术实施例提供的一种移位寄存器、其驱动方法、栅极集成驱动电路及显示装置，用以解决现有技术中如何简化移位寄存器的结构，同时能够使每个开关晶体管间歇性的工作，避免开关晶体管的阈值电压发生漂移，在保证移位寄存器正常工作的同时，延长移位寄存器的使用寿命。本专利技术实施例提供了一种移位寄存器，包括：连接于信号输入端、第一时钟信号端和第一节点之间的输入控制模块，用于在所述第一时钟信号端输入的有效时钟信号的控制下，将所述信号输入端输入的有效脉冲信号输出至所述第一节点；连接于所述第一节点、第二时钟信号端和信号输出端之间的第一输出控制模块，用于在所述第一节点的控制下，将所述第二时钟信号端输入的时钟信号输出至所述信号输出端；连接于所述第一时钟信号端、第二节点和第一参考信号端之间的上拉控制模块，用于在所述第一时钟信号端输入的有效时钟信号的控制下，将所述第一参考信号端输入的第一参考信号输出至所述第二节点；连接于所述第一节点、所述第一时钟信号端和所述第二节点之间的第一下拉控制模块，用于在所述第一节点的控制下，将所述第一时钟信号端输入的时钟信号输入至所述第二节点；连接于所述第二节点、第二参考信号端和所述信号输出端之间的第二输出控制模块，用于在所述第二节点的控制下，将所述第二参考信号端输入的第二参考信号输出至所述信号输出端。在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器中，所述输入控制模块，包括：第一开关晶体管；其中，所述第一开关晶体管的栅极与所述第一时钟信号端相连，源极与所述信号输入端相连，漏极与所述第一节点相连。在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器中，所述第一输出控制模块，包括：第二开关晶体管和第一电容；其中，所述第二开关晶体管的栅极与所述第一节点相连，源极与所述第二时钟信号端相连，漏极与所述信号输出端相连；所述第一电容连接于所述第一节点与所述信号输出端之间。在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器中，所述上拉控制模块，包括：第三开关晶体管；其中，所述第三开关晶体管的栅极与所述第一时钟信号端相连，源极与所述第一参考信号端相连，漏极与所述第二节点相连。在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器中，所述第二输出控制模块，包括：第四开关晶体管和第二电容；其中，所述第四开关晶体管的栅极与所述第二节点相连，源极与所述第二参考信号端相连，漏极与所述信号输出端相连；所述第二电容连接于所述第二节点与所述第二参考信号端之间。在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器中，所述第一下拉控制模块，包括：第五开关晶体管；其中，所述第五开关晶体管的栅极与所述第一节点相连，源极与所述第一时钟信号端相连，漏极与所述第二节点相连。在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器中，还包括：连接于所述第一节点、所述第二节点、所述第二时钟信号端和所述第二参考信号端之间的第二下拉控制模块，用于在所述第二节点和所述第二时钟信号端输入的有效时钟信号的共同控制下，将所述第二参考信号端输入的第二参考信号输出至所述第一节点。在一种可能的实施方式中，在本专利技术实施例提供的上述移位寄存器中，所述第二下拉控制模块，包括：第六开关晶体管和第七开关晶体管；其中，所述第六开关晶体管的栅极与所述第二节点相连，源极与所述第二参考信号端相连，漏极与第三节点相连；所述第七开关晶体管的栅极与所述第二时钟信号端相连，源极与所述第三节点相连，漏极与所述第一节点相连。本专利技术实施例还提供了一种栅极集成驱动电路，包括：级联的多个如本专利技术实施例提供的上述移位寄存器；其中，除最后一级移位寄存器之外，其余每级移位寄存器的信号输出端均向下一级移位寄存器的信号输入端输入触发信号；第一级移位寄存器的信号输入端输入帧起始信号。本专利技术实施例还提供了一种显示装置，包括：如本专利技术实施例提供的上述栅极集成驱动电路。本专利技术实施例还提供了一种如本专利技术实施例提供的上述移位寄存器的驱动方法，包括：在第一时间段，输入控制模块在第一时钟信号端输入的有效时钟信号的控制下，将信号输入端输入的有效脉冲信号传输至第一节点；第一输出控制模块在所述第一节点的控制下，将第二时钟信号端输入的时钟信号传输至信号输出端；第一下拉控制模块在所述第一节点的控制下，将所述第一时钟信号端输入的时钟信号传输至第二节点；上拉控制模块在所述第一时钟信号端输入的有效时钟信号的控制下，将第一参考信号端输入的第一参考信号传输至所述第二节点；第二输出控制模块在所述第二节点的控制下，将第一参考信号端输入的第一参考信号传输至所述信号输出端；在第二时间段，所述第一下拉控制模块在所述第一节点的控制下，将所述第一时钟信号端输入的时钟信号传输至所述第二节点；所述第一输出控制模块在所述第一节点的控制下，将所述第二时钟信号端输入的时钟信号传输至所述信号输出端；在第三时间段，所述输入控制模块在所述第一时钟信号端输入的有效时钟信号的控制下，将所述信号输入端输入的脉冲信号传输至所述第一节点；所述上拉控制模块在所述第一时钟信号端输入的有效时钟信号的控制下，将所述第一参考信号端输入的第一参考信号传输至所述第二节点；在第三时间段和第四时间段，所述第二输出控制模块在所述第二节点的控制下，将所述第二参考信号端输入的第二参考信号传输至所述信号输出端。在一种可能的实施方式中，在本专利技术实施例提供的上述驱动方法中，包括：在第四时间段，第二下拉控制模块在所述第二节点和所述第二时钟信号端输入的有效时钟信号的共同控制下，将所述第二参考信号端输入的第二参考信号传输至所述第一节点。本专利技术有益效果如下：本专利技术实施例提供的一种移位寄存器、其驱动方法、栅极集成驱动电路及显示装置，包括用于在第一时钟信号端输入的有效时钟信号的控制下，将信号输入端输入的有效脉冲信号输出至第一节点的输入控制模块，用于在第一节点的控制下，将第二时钟信号端输入的时钟信号输出至信号输出端的第一输出控制模块，用于在第一时钟信号端输入的有效时钟信号的控制下，将第一参考信号端输入的第一参考信号输出至第二节点的上拉控制模块，用于在第一节点的控制下，将第一时钟信号端输入的时钟信号输入至第二节点的第一下拉控制模块，以及本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：连接于信号输入端、第一时钟信号端和第一节点之间的输入控制模块，用于在所述第一时钟信号端输入的有效时钟信号的控制下，将所述信号输入端输入的有效脉冲信号输出至所述第一节点；连接于所述第一节点、第二时钟信号端和信号输出端之间的第一输出控制模块，用于在所述第一节点的控制下，将所述第二时钟信号端输入的时钟信号输出至所述信号输出端；连接于所述第一时钟信号端、第二节点和第一参考信号端之间的上拉控制模块，用于在所述第一时钟信号端输入的有效时钟信号的控制下，将所述第一参考信号端输入的第一参考信号输出至所述第二节点；连接于所述第一节点、所述第一时钟信号端和所述第二节点之间的第一下拉控制模块，用于在所述第一节点的控制下，将所述第一时钟信号端输入的时钟信号输入至所述第二节点；连接于所述第二节点、第二参考信号端和所述信号输出端之间的第二输出控制模块，用于在所述第二节点的控制下，将所述第二参考信号端输入的第二参考信号输出至所述信号输出端。

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：连接于信号输入端、第一时钟信号端和第一节点之间的输入控制模块，用于在所述第一时钟信号端输入的有效时钟信号的控制下，将所述信号输入端输入的有效脉冲信号输出至所述第一节点；连接于所述第一节点、第二时钟信号端和信号输出端之间的第一输出控制模块，用于在所述第一节点的控制下，将所述第二时钟信号端输入的时钟信号输出至所述信号输出端；连接于所述第一时钟信号端、第二节点和第一参考信号端之间的上拉控制模块，用于在所述第一时钟信号端输入的有效时钟信号的控制下，将所述第一参考信号端输入的第一参考信号输出至所述第二节点；连接于所述第一节点、所述第一时钟信号端和所述第二节点之间的第一下拉控制模块，用于在所述第一节点的控制下，将所述第一时钟信号端输入的时钟信号输入至所述第二节点；连接于所述第二节点、第二参考信号端和所述信号输出端之间的第二输出控制模块，用于在所述第二节点的控制下，将所述第二参考信号端输入的第二参考信号输出至所述信号输出端。2.如权利要求1所述的移位寄存器，其特征在于，所述输入控制模块，包括：第一开关晶体管；其中，所述第一开关晶体管的栅极与所述第一时钟信号端相连，源极与所述信号输入端相连，漏极与所述第一节点相连。3.如权利要求1所述的移位寄存器，其特征在于，所述第一输出控制模块，包括：第二开关晶体管和第一电容；其中，所述第二开关晶体管的栅极与所述第一节点相连，源极与所述第二时钟信号端相连，漏极与所述信号输出端相连；所述第一电容连接于所述第一节点与所述信号输出端之间。4.如权利要求1所述的移位寄存器，其特征在于，所述上拉控制模块，包括：第三开关晶体管；其中，所述第三开关晶体管的栅极与所述第一时钟信号端相连，源极与所述第一参考信号端相连，漏极与所述第二节点相连。5.如权利要求1所述的移位寄存器，其特征在于，所述第二输出控制模块，包括：第四开关晶体管和第二电容；其中，所述第四开关晶体管的栅极与所述第二节点相连，源极与所述第二参考信号端相连，漏极与所述信号输出端相连；所述第二电容连接于所述第二节点与所述第二参考信号端之间。6.如权利要求1所述的移位寄存器，其特征在于，所述第一下拉控制模块，包括：第五开关晶体管；其中，所述第五开关晶体管的栅极与所述第一节点相连，源极与所述第一时钟信号端相连，漏极与所述第二节点相连。7.如权利要求1-6任一项所述的移位寄存器，其特征在于，还包括：连接于所述第一节点、所述第二节点、所述第二时钟信号端和所述第二参考信号端之间的第二下拉控制模块，用于在...

【专利技术属性】
技术研发人员：玄明花，杨盛际，肖丽，付杰，王磊，卢鹏程，陈小川，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11