栅极驱动电路和栅极驱动电路的驱动方法技术

本发明专利技术实施例公开了一种栅极驱动电路和栅极驱动电路的驱动方法，其中栅极驱动电路包括：多个级联的驱动单元，每级驱动单元均包括预充电模块、上拉模块、复位模块、下拉控制模块和下拉模块；上拉模块用于在驱动单元的第一输出端输出扫描信号；复位模块用于拉低控制节点的电位；其中，相邻两级驱动单元的第一控制信号输入端输入相反的信号；下拉模块用于下拉本级驱动单元的控制节点和第一输出端的电位；下拉模块的第三输出端与前一级驱动单元的控制节点电连接，下拉模块的第四输出端与前一级驱动单元的第一输出端电连接，下拉模块还用于下拉前一级驱动单元的控制节点和第一输出端的电位。本发明专利技术实施例提供的技术方案，可以节省电路元件，降低功耗。

【技术实现步骤摘要】
栅极驱动电路和栅极驱动电路的驱动方法
本专利技术涉及显示
，尤其涉及一种栅极驱动电路和栅极驱动电路的驱动方法。
技术介绍
显示面板在显示过程需要提供扫描信号来逐行进行扫描显示，扫描信号一般由栅极驱动电路提供。栅极驱动电路一般包括多级驱动单元，例如包括多级级联的移位寄存器。每一驱动单元的输出端对应一条栅极线，驱动单元逐级向其对应的栅极线提供扫描信号。现有驱动单元中会设计两套下拉系统，分别为第一下拉系统和第二下拉系统，第一下拉系统和第二下拉系统的电路元件相同，该两套下拉系统交替工作。例如在第一帧内，驱动单元的第一下拉系统工作，第二下拉系统不工作；在第二帧内，驱动单元的第二下拉系统工作，第一下拉系统不工作；在第三帧内，驱动单元的第一下拉系统工作，第二下拉系统不工作，如此循环交替。使驱动单元的第一下拉系统和第二下拉系统交替工作，提高该下拉系统的寿命，进而提高整个电路的使用寿命。然而，这样就会使用较多的电路元件，而且电路的功耗也比较大。
技术实现思路
本专利技术提供一种栅极驱动电路和栅极驱动电路的驱动方法，以实现简化栅极驱动电路的结构，节约电路面积，降低功耗。第一方面，本专利技术实施例提供了一种栅极驱动电路，该栅极驱动电路包括：多个级联的驱动单元，每级所述驱动单元均包括预充电模块、上拉模块、复位模块、下拉控制模块和下拉模块；所述预充电模块的输出端与控制节点电连接，用于对所述控制节点预充电；所述上拉模块的控制端与所述控制节点电连接，所述上拉模块的输入端与所述驱动单元的第一时钟信号输入端电连接，所述上拉模块的第一输出端与所述驱动单元的第一输出端电连接，用于在所述驱动单元的第一输出端输出扫描信号；所述复位模块的输出端与所述控制节点电连接，用于拉低所述控制节点的电位；所述下拉控制模块的第一控制端与所述控制节点电连接，所述下拉控制模块的第二控制端与所述驱动单元的第一控制信号输入端电连接，所述下拉控制模块的输入端与所述驱动单元的第一电平信号输入端电连接；其中，相邻两级驱动单元的第一控制信号输入端输入相反的信号；所述下拉模块的控制端与所述下拉控制模块的输出端电连接，所述下拉模块的输入端与所述驱动单元的第二电平信号输入端电连接，所述下拉模块的第一输出端与所述控制节点电连接，所述下拉模块的第二输出端与所述驱动单元的第一输出端电连接，所述下拉模块用于下拉本级驱动单元的控制节点和第一输出端的电位；所述下拉模块的第三输出端与前一级驱动单元的控制节点电连接，所述下拉模块的第四输出端与前一级驱动单元的第一输出端电连接，所述下拉模块还用于下拉前一级驱动单元的控制节点和第一输出端的电位。第二方面，本专利技术实施例还提供了一种栅极驱动电路的驱动方法，其中，所述栅极驱动电路包括：多个级联的驱动单元，每级所述驱动单元均包括预充电模块、上拉模块、复位模块、下拉控制模块和下拉模块；所述预充电模块的输出端与控制节点电连接；所述上拉模块的控制端与所述控制节点电连接，所述上拉模块的输入端与所述驱动单元的第一时钟信号输入端电连接，所述上拉模块的第一输出端与所述驱动单元的第一输出端电连接；所述复位模块的输出端与所述控制节点电连接；所述下拉控制模块的第一控制端与所述控制节点电连接，所述下拉控制模块的第二控制端与所述驱动单元的第一控制信号输入端电连接，所述下拉控制模块的输入端与所述驱动单元的第一电平信号输入端电连接；其中，相邻两级驱动单元的第一控制信号输入端输入相反的信号；所述下拉模块的控制端与所述下拉控制模块的输出端电连接，所述下拉模块的输入端与所述驱动单元的第二电平信号输入端电连接，所述下拉模块的第一输出端与所述控制节点电连接，所述下拉模块的第二输出端与所述驱动单元的第一输出端电连接；所述下拉模块的第三输出端与前一级驱动单元的控制节点电连接，所述下拉模块的第四输出端与前一级驱动单元的第一输出端电连接；所述驱动方法包括：预充电阶段，控制所述预充电模块拉高所述控制节点的电位；上拉阶段，控制所述上拉模块在本级驱动单元的第一输出端输出扫描信号；复位阶段，控制所述上拉模块停止输出扫描信号，并拉低所述控制节点的电位；下拉维持阶段，根据所述第一控制信号输入端输入的第一控制信号，控制所述下拉模块下拉本级驱动单元的控制节点和第一输出端的电位，并维持在低电平状态，并控制所述下拉模块下拉上一级驱动单元的控制节点和第一输出端的电位，并维持在低电平状态；根据所述第一控制信号输入端输入的第二控制信号，停止工作。本专利技术实施例提供的技术方案，下拉模块不仅可以下拉本级驱动单元的控制节点和第一输出端的电位，而且还可以下拉前一级驱动单元的控制节点P和第一输出端的电位。也就是说，本级驱动单元的控制节点和第一输出端的电位可以由本级驱动单元的下拉模块和下一级驱动单元的下拉模块交替下拉至低电位，并维持在低电位。相对于现有技术，在保证电路寿命的基础上，每级驱动单元均只需要设置一套下拉系统(下拉模块)，即可实现下拉作用，可以节省电路的面积，降低功耗。附图说明图1是本专利技术实施例提供的一种栅极驱动电路的电路结构图；图2A是本专利技术实施例提供的另一种栅极驱动电路的电路结构图；图2B是本专利技术实施例提供的另一种栅极驱动电路的电路结构图；图2C是本专利技术实施例提供的另一种栅极驱动电路的电路结构图；图3A是本专利技术实施例提供的另一种栅极驱动电路的电路结构图；图3B是本专利技术实施例提供的一种驱动时序图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。图1是本专利技术实施例提供的一种栅极驱动电路的电路结构图。参见图1，该栅极驱动电路包括：多个级联的驱动单元，每级驱动单元均包括预充电模块11、上拉模块12、复位模块13、下拉控制模块14和下拉模块15；预充电模块11的输出端与控制节点P电连接，用于对控制节点P预充电；上拉模块12的控制端与控制节点P电连接，上拉模块12的输入端与驱动单元的第一时钟信号输入端CK1电连接，上拉模块12的第一输出端与驱动单元的第一输出端GOUT电连接，用于在驱动单元的第一输出端GOUT输出扫描信号；复位模块13的输出端与控制节点电连接，用于拉低控制节点的电位；下拉控制模块14的第一控制端与控制节点P电连接，下拉控制模块14的第二控制端与驱动单元的第一控制信号输入端VIN电连接，下拉控制模块14的第一输入端与驱动单元的第一电平信号输入端VSQ电连接；其中，相邻两级驱动单元的第一控制信号输入端VIN输入相反的信号；下拉模块15的控制端与下拉控制模块14的输出端电连接，下拉模块的输入端与驱动单元的第二电平信号输入端VGL电连接，下拉模块15的第一输出端A1与控制节点P电连接，下拉模块15的第二输出端A2与驱动单元的第一输出端GOUT电连接，下拉模块15用于下拉本级驱动单元的控制节点P和第一输出端GOUT的电位；下拉模块15的第三输出端A3与前一级驱动单元的控制节点P电连接，下拉模块15的第四输出端A4与前一级驱动单元的第一输出端GOUT电连接，所述下拉模块15还用于下拉前一级驱动单元的控制节点P和第一输出端GOUT的电位。本专利技术实施例提供的技术方案，下拉模本文档来自技高网...

【技术保护点】
一种栅极驱动电路，其特征在于，包括：多个级联的驱动单元，每级所述驱动单元均包括预充电模块、上拉模块、复位模块、下拉控制模块和下拉模块；所述预充电模块的输出端与控制节点电连接，用于对所述控制节点预充电；所述上拉模块的控制端与所述控制节点电连接，所述上拉模块的输入端与所述驱动单元的第一时钟信号输入端电连接，所述上拉模块的第一输出端与所述驱动单元的第一输出端电连接，用于在所述驱动单元的第一输出端输出扫描信号；所述复位模块的输出端与所述控制节点电连接，用于拉低所述控制节点的电位；所述下拉控制模块的第一控制端与所述控制节点电连接，所述下拉控制模块的第二控制端与所述驱动单元的第一控制信号输入端电连接，所述下拉控制模块的输入端与所述驱动单元的第一电平信号输入端电连接；其中，相邻两级驱动单元的第一控制信号输入端输入相反的信号；所述下拉模块的控制端与所述下拉控制模块的输出端电连接，所述下拉模块的输入端与所述驱动单元的第二电平信号输入端电连接，所述下拉模块的第一输出端与所述控制节点电连接，所述下拉模块的第二输出端与所述驱动单元的第一输出端电连接，所述下拉模块用于下拉本级驱动单元的控制节点和第一输出端的电位；所述下拉模块的第三输出端与前一级驱动单元的控制节点电连接，所述下拉模块的第四输出端与前一级驱动单元的第一输出端电连接，所述下拉模块还用于下拉前一级驱动单元的控制节点和第一输出端的电位。...

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括：多个级联的驱动单元，每级所述驱动单元均包括预充电模块、上拉模块、复位模块、下拉控制模块和下拉模块；所述预充电模块的输出端与控制节点电连接，用于对所述控制节点预充电；所述上拉模块的控制端与所述控制节点电连接，所述上拉模块的输入端与所述驱动单元的第一时钟信号输入端电连接，所述上拉模块的第一输出端与所述驱动单元的第一输出端电连接，用于在所述驱动单元的第一输出端输出扫描信号；所述复位模块的输出端与所述控制节点电连接，用于拉低所述控制节点的电位；所述下拉控制模块的第一控制端与所述控制节点电连接，所述下拉控制模块的第二控制端与所述驱动单元的第一控制信号输入端电连接，所述下拉控制模块的输入端与所述驱动单元的第一电平信号输入端电连接；其中，相邻两级驱动单元的第一控制信号输入端输入相反的信号；所述下拉模块的控制端与所述下拉控制模块的输出端电连接，所述下拉模块的输入端与所述驱动单元的第二电平信号输入端电连接，所述下拉模块的第一输出端与所述控制节点电连接，所述下拉模块的第二输出端与所述驱动单元的第一输出端电连接，所述下拉模块用于下拉本级驱动单元的控制节点和第一输出端的电位；所述下拉模块的第三输出端与前一级驱动单元的控制节点电连接，所述下拉模块的第四输出端与前一级驱动单元的第一输出端电连接，所述下拉模块还用于下拉前一级驱动单元的控制节点和第一输出端的电位。2.根据权利要求1所述的电路，其特征在于，所述上拉模块还包括第二输出端，所述下拉模块还包括第五输出端和第六输出端；所述下拉模块的第五输出端以及所述上拉模块的第二输出端与本级驱动单元的第二输出端电连接，所述下拉模块还用于下拉本级驱动单元的第二输出端的电位；所述下拉模块的第六输出端与前一级驱动单元的第二输出端电连接，所述下拉模块还用于下拉前一级驱动单元的第二输出端的电位。3.根据权利要求2所述的电路，其特征在于，所述预充电模块的输入端与前第N级驱动单元的第一输出端电连接，所述预充电模块的控制端与所述前第N级驱动单元的第二输出端电连接；其中，N为整数数；所述预充电模块包括第一晶体管，所述第一晶体管的栅极与所述预充电模块的控制端电连接，所述第一晶体管的第一极与所述预充电模块的输入端电连接，所述第一晶体管的第二极与所述预充电模块的输出端电连接。4.根据权利要求1所述的电路，其特征在于，所述复位模块包括输入端和控制端；所述复位模块的控制端与后第M级驱动单元的第一输出端电连接，所述复位模块的输入端与本级驱动单元的第二时钟信号输入端电连接，其中M为正整数。5.根据权利要求4所述的电路，其特征在于，所述复位模块还包括第二晶体管；所述第二晶体管的栅极与所述复位模块的控制端电连接，所述第二晶体管的第一极与所述复位模块的输入端电连接，所述第二晶体管的第二极与所述复位模块的输出端电连接。6.根据权利要求2所述的电路，其特征在于，所述上拉模块包括第三晶体管、第四晶体管和第一电容；所述第三晶体管的栅极与所述上拉模块的控制端电连接，所述第三晶体管的第一极与所述上拉模块的输入端电连接，所述第三晶体管的第二极与所述上拉模块的第一输出端电连接；所述第四晶体管的栅极与所述上拉模块的控制端电连接，所述第四晶体管的第一极与所述上拉模块的输入端电连接，所述第四晶体管的第二极与所述上拉模块的第二输出端电连接；所述第一电容的第一极与所述控制节点电连接，所述第一电容的第二极与本级驱动单元的第一输出端电连接。7.根据权利要求2所述的电路，其特征在于，所述下拉控制模块包括第五晶体管、第六晶体管和第七晶体管；所述第五晶体管的栅极与所述下拉控制模块的第一控制端电连接，所述第五晶体管的第一极与所述下拉控制模块的输入端电连接，所述第五晶体管的第二极与所述下拉控制模块的输出端电连接；所述第六晶体管的栅极以及第一极与所述下拉控制模块的第二控制端电连接，所述第六晶体管的第二极与所述第七晶体管的栅极电连接；所述第七晶体管的第一极与所述下拉控制模块的第二控制端电连接，所述第七晶体管的第二极与所述下拉控制模块的输出端电连接。8.根据权利要求2所述的电路，其特征在于，所述下拉模块包括第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管和第十三晶体管；所述第八晶体管的栅极与...

【专利技术属性】
技术研发人员：陈一凡，
申请(专利权)人：昆山龙腾光电有限公司，
类型：发明
国别省市：江苏,32