栅极驱动电路和显示装置制造方法及图纸

本发明专利技术公开了栅极驱动电路和显示装置，所述栅极驱动电路中的每级栅极驱动单元包括：主电路，用于根据第一输入信号、第二输入信号、第一时钟信号、第二时钟信号以及第三时钟信号产生第一栅极驱动信号；以及下拉电路，用于根据所述第二时钟信号和第四时钟信号产生第一下拉信号和第二下拉信号，所述主电路的用于提供第一栅极信号的输出端与所述下拉电路分别用于提供第一下拉信号和第二下拉信号的输出端相连，以使所述第一下拉信号和所述第二下拉信号将所述第一栅极驱动信号下拉形成本级栅极驱动单元的栅极驱动信号。本发明专利技术提供的显示装置具有根据稳定的输出且可适用于窄边框的设计，应用范围更加广泛。

【技术实现步骤摘要】
栅极驱动电路和显示装置
本专利技术涉及显示
，尤其涉及栅极驱动电路和显示装置。
技术介绍
显示装置一般包括显示面板、栅极驱动电路和源极驱动电路。其中，显示面板包括由多个像素单元形成的像素阵列，每个像素单元包含一个薄膜晶体管。在该像素阵列中，位于同一行的像素单元中的薄膜晶体管的栅极通过同一条扫描线与栅极驱动电路相连，栅极驱动电路通过多条扫描线逐行选通像素阵列中的各行像素单元；位于同一列的像素单元中的薄膜晶体管的源极或漏极通过同一条数据线与源极驱动电路相连，源极驱动电路通过多条数据线对各列像素单元施加灰阶电压，从而使显示面板呈现图像。现有的栅极驱动电路为了保证输出的栅极驱动信号的稳定性，一般采用包括薄膜晶体管(ThinFilTTransistor，TFT)的降噪电路来降低噪声，但这样也会使得功耗变大、不利于电路窄边框的设计。因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
技术实现思路
本专利技术要解决的主要技术问题是提供一种适用于窄边框的设计且具有更好的降噪效果，输出驱动信号更加稳定的栅极驱动电路和显示装置。根据本专利技术的一方面，提供了一种栅极驱动电路，包括分别用于驱动显示面板上的一条对应的栅极线的多级栅极驱动单元，所述每级栅极驱动单元包括：主电路，用于根据第一输入信号、第二输入信号、第一时钟信号、第二时钟信号以及第三时钟信号产生第一栅极驱动信号；以及下拉电路，用于根据所述第二时钟信号和第四时钟信号产生第一下拉信号和第二下拉信号，所述主电路的用于提供第一栅极信号的输出端与所述下拉电路分别用于提供第一下拉信号和第二下拉信号的输出端相连，以使所述第一下拉信号和所述第二下拉信号将所述第一栅极驱动信号下拉形成本级栅极驱动单元的栅极驱动信号。优选地，所述下拉电路包括第一下拉模块以及第二下拉模块，所述第一下拉模块和所述第二下拉模块接收低供电电压，且所述第一下拉模块与所述主电路在第一节点处相连，所述第一下拉模块根据所述第二时钟信号和所述第一节点的电压产生所述第一下拉信号，所述第二下拉模块根据所述第四时钟信号和所述低供电电压产生所述第二下拉信号。优选地，所述第一下拉模块包括第一电容以及第一至第五晶体管，所述第一电容的一端、所述第三晶体管的第一通路端接收所述第二时钟信号，所述第一电容的另一端、所述第三晶体管的控终端与所述第一晶体管的第一通路端相连，所述第三晶体管的第二通路端、所述第四晶体管的控制端、所述第五晶体管的控制端与所述第二晶体管的第一通路端相连，所述第一晶体管的控制端、所述第四晶体管的第一通路端连接至所述第一节点，所述第五晶体管的第一通路端用于输出第一下拉信号，所述第一晶体管的第二通路端、所述第二晶体管的第二通路端、所述第四晶体管的第二通路端以及第五晶体管的第二通路端接收所述低供电电压。优选地，所述第二下拉模块包括第六晶体管，所述第六晶体管的控制端接收所述第四时钟信号，所述第四晶体管的第一通路端输出第二下拉信号，所述第四晶体管的第二通路端接收所述低供电电压。优选地，所述主电路包括输入模块和输出模块，所述输入模块和所述输出模块在第一节点处相连，所述输入模块用于根据所述第一输入信号、所述第二输入信号、所述第一时钟信号以及所述第三时钟信号用于提供所述第一节点的电压，所述输出模块用于根据所述第二时钟信号和所述第一节点的电压产生第一栅极驱动信号。优选地，所述输入模块包括第七晶体管和第八晶体管，所述第七晶体管的第一通路端接收所述第一时钟信号，所述第七晶体管的第二通路端、所述第八晶体管的第一通路端与所述第一节点相连，所述第八晶体管的第二通路端接收所述第三时钟信号，所述第七晶体管的控制端接收所述第一输入信号，所述第八晶体管的控制端接收所述第二输入信号。优选地，所述输出模块包括第二电容和第九晶体管，所述第九晶体管的控制端、所述第二电容的一端连接至所述第一节点，所述第九晶体管的第一通路端接收所述第二时钟信号，所述第九晶体管的第二通路端与所述第二电容的另一端相连并输出所述第一栅极驱动信号。优选地，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号以及所述第四时钟信号的周期均相等，且所述第一时钟信号、所述第二时钟信号、所述第三时钟信号以及所述第四时钟信号的占空比均为50％。优选地，所述第一时钟信号、所述第二时钟信号、所述第三时钟信号以及所述第四时钟信号依次从低电平变化为高电平，且所述第一时钟信号、所述第二时钟信号、所述第三时钟信号以及所述第四时钟信号由低电平变化为高电平的的间隔时间为四分之一个周期。根据本专利技术的另一方面，还提供了一种显示装置，其包括如上所述的任一栅极驱动电路。相较于现有技术，本专利技术显示装置的栅极驱动电路在适用于窄边框的设计的基础上具有更好的降噪效果，输出驱动信号更加稳定。附图说明通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚。图1示出本专利技术实施例的显示装置的结构示意图。图2示出本专利技术实施例的显示装置中第i级栅极驱动单元的示意性框图。图3示出本专利技术实施例的显示装置中的第i级栅极驱动单元的结构示意图。图4示出本专利技术实施例的显示装置中的第i级栅极驱动单元工作时的时序示意图。图5a至图5d中分别示出本专利技术实施例的显示装置中的第i级栅极驱动单元中第一节点、第二节点、第三节点以及本级栅极驱动信号的T-V曲线。图6示出本专利技术实施例和现有技术的显示装置中的第i级栅极驱动单元中第三节点的T-V曲线。图7a示出在27℃的情况下本专利技术实施例和现有技术的显示装置中的第i级栅极驱动单元中本级栅极驱动信号的T-V曲线。图7b示出在70℃的情况下本专利技术实施例和现有技术的显示装置中的第i级栅极驱动单元中本级栅极驱动信号的T-V曲线。图8a示出在90℃的情况下本专利技术实施例的显示装置中的第i级栅极驱动单元中第一节点的T-V曲线。图8b示出在90℃的情况下本专利技术实施例的显示装置中的第i级栅极驱动单元中本级栅极驱动信号的T-V曲线。具体实施方式以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。在下文中描述了本专利技术的许多特定的细节，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。图1示出本专利技术实施例的显示装置的结构示意图。如图1所示，本专利技术实施例的显示装置1000包括显示面板1100、栅极驱动电路1200、源极驱动电路1300以及时序控制电路1400，其中栅极驱动电路1200可以与显示面板1100集成于同一基板上以形成集成栅极驱动结构，从而实现显示装置1000的窄边框化。显示面板1100包括排成m×n阵列的m×n个像素单元1110、n条分别传输栅极驱动信号G[1]至G[n]的扫描线以及m条分别传输数据信号D[1]至D[m]的数据线，m和n分别为非零自然数。每个像素单元1110中包含像素电极以及用于导通或关断该像素电极的晶体管，所述晶体管例如为薄膜晶体管。在显示面板1100中，位于同一行(所述“行”例如对应图中所示的横向方向)的像素单元中的各晶体管的栅极相连并向显示面板的边缘区域引出一条扫描线，n行像素单元分别通过对应的扫描线输出栅极本文档来自技高网...

【技术保护点】
一种栅极驱动电路，其特征在于，包括分别用于驱动显示面板上的一条对应的栅极线的多级栅极驱动单元，所述每级栅极驱动单元包括：主电路，用于根据第一输入信号、第二输入信号、第一时钟信号、第二时钟信号以及第三时钟信号产生第一栅极驱动信号；以及下拉电路，用于根据所述第二时钟信号和第四时钟信号产生第一下拉信号和第二下拉信号，所述主电路的用于提供第一栅极信号的输出端与所述下拉电路分别用于提供第一下拉信号和第二下拉信号的输出端相连，以使所述第一下拉信号和所述第二下拉信号将所述第一栅极驱动信号下拉形成本级栅极驱动单元的栅极驱动信号。

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括分别用于驱动显示面板上的一条对应的栅极线的多级栅极驱动单元，所述每级栅极驱动单元包括：主电路，用于根据第一输入信号、第二输入信号、第一时钟信号、第二时钟信号以及第三时钟信号产生第一栅极驱动信号；以及下拉电路，用于根据所述第二时钟信号和第四时钟信号产生第一下拉信号和第二下拉信号，所述主电路的用于提供第一栅极信号的输出端与所述下拉电路分别用于提供第一下拉信号和第二下拉信号的输出端相连，以使所述第一下拉信号和所述第二下拉信号将所述第一栅极驱动信号下拉形成本级栅极驱动单元的栅极驱动信号。2.根据权利要求1所示的栅极驱动电路，其特征在于，所述下拉电路包括第一下拉模块以及第二下拉模块，所述第一下拉模块和所述第二下拉模块接收低供电电压，且所述第一下拉模块与所述主电路在第一节点处相连，所述第一下拉模块根据所述第二时钟信号和所述第一节点的电压产生所述第一下拉信号，所述第二下拉模块根据所述第四时钟信号和所述低供电电压产生所述第二下拉信号。3.根据权利要求2所述的栅极驱动电压，其特征在于，所述第一下拉模块包括第一电容以及第一至第五晶体管，所述第一电容的一端、所述第三晶体管的第一通路端接收所述第二时钟信号，所述第一电容的另一端、所述第三晶体管的控终端与所述第一晶体管的第一通路端相连，所述第三晶体管的第二通路端、所述第四晶体管的控制端、所述第五晶体管的控制端与所述第二晶体管的第一通路端相连，所述第一晶体管的控制端、所述第四晶体管的第一通路端连接至所述第一节点，所述第五晶体管的第一通路端用于输出第一下拉信号，所述第一晶体管的第二通路端、所述第二晶体管的第二通路端、所述第四晶体管的第二通路端以及第五晶体管的第二通路端接收所述低供电电压。4.根据权利要求2所述的栅极驱动电路，其特征在于，所述第二下拉模块包括第六晶体管，所述第六晶体管的控制端接收所述第四时钟信号，所述第四晶体管...

【专利技术属性】
技术研发人员：张晋春，何钰莹，
申请(专利权)人：昆山龙腾光电有限公司，
类型：发明
国别省市：江苏,32