栅极驱动单元、栅极驱动电路及阵列基板与显示面板制造技术

技术编号:15746232 阅读:33 留言:0更新日期:2017-07-03 01:05
本申请公开了栅极驱动单元、栅极驱动电路及阵列基板和显示面板。栅极驱动单元包括第一模块、第二模块和第三模块;第一模块包括锁存子模块与第一计算子模块;第二模块包括第一晶体管和第二晶体管,第一晶体管的栅极与第二信号输入端连接,第一极与第一模块的输出端连接,第二极与第二模块的输出端连接;第二晶体管的栅极与第二信号输入端连接,第一极与第一电压信号线连接,第二极与第二模块的输出端连接;第二模块在第二信号输入端的控制下向第二模块的输出端输出第一电压信号或输出第一模块输出的信号;第三模块将第二模块输出的信号放大后输出到扫描线。实现了异常断电后,各薄膜晶体管导通而将存储电容上的电荷泄放,避免了液晶极化。

Grid drive unit, grid drive circuit, array substrate and display panel

The invention discloses a grid drive unit, a grid drive circuit, an array substrate and a display panel. The gate driving unit includes a first module, a second module and third modules; the first module includes a latch module and the first calculation module; the second module includes a first transistor and a second transistor gate and the second signal input terminal of the first transistor is connected, the first pole and the first module is connected to the output end of the output diode and second module end connection; gate and the second input signal of the second transistor is connected with the first electrode and the first voltage signal line is connected, the second and second output module connected signal; second module outputs a first voltage signal or the output of the first output module to output second ends of the module in the control signal input end of the second of the third module; the second module output signal amplifier output to the scan line. After the abnormal power failure is realized, the thin film transistors are conducted and the charge on the storage capacitor is discharged to avoid the liquid crystal polarization.

【技术实现步骤摘要】
栅极驱动单元、栅极驱动电路及阵列基板与显示面板
本申请涉及显示
,具体涉及栅极驱动单元、栅极驱动电路及阵列基板与显示面板。
技术介绍
在液晶显示面板进行显示时,通常由设置在显示面板中的集成电路向栅极驱动电路发送触发信号,以使栅极驱动电路逐行驱动扫描。栅极驱动电路往往为移位寄存器。在一条扫描线被驱动的时间内,集成电路向各条数据线发送显示信号。每一条扫描线与其对应的一行薄膜晶体管的栅极相连接。每一条数据线与其对应的一列薄膜晶体管的源极相连。当任意一条扫描线上传输栅极驱动信号时,与该条扫描线连接的各个薄膜晶体管导通,再由各条数据线上的显示信号通过导通的薄膜晶体管的源极传输到薄膜晶体管的漏极上,再由漏极向像素存储电容充电以驱动液晶旋转从而显示图像。当显示面板在显示状态时,若显示面板的电源异常断电,像素存储电容中的电荷被保存在像素存储电容中。存储于存储电容中的电荷会导致液晶极化。而极化的液晶会引起显示面板再次加电显示时出现画面抖动的现象。
技术实现思路
鉴于现有技术存在的上述问题,期望提供一种即使在显示面板显示时异常断电,显示面板中的液晶也不会出现极化现象的栅极驱动电路。为了实现上述一个或多个目的,本申请实施例提供了一种栅极驱动单元、栅极驱动电路及阵列基板与显示面板。第一方面,本申请实施例提供了一种栅极驱动单元,所述栅极驱动单元包括第一模块、第二模块和第三模块,第一输出端和第二输出端;所述第一模块包括锁存子模块与第一计算子模块,所述锁存子模块的输入端与第一信号输入端连接,所述锁存子模块的输出端与所述第一计算子模块的输入端连接,所述锁存子模块的输出端与所述第一输出端连接,所述第一计算子模块的输出端与所述第一模块的输出端连接;所述第二模块包括第一晶体管和第二晶体管,所述第一晶体管的栅极与第二信号输入端连接,所述第一晶体管的第一极与所述第一模块的输出端连接,所述第一晶体管的第二极与所述第二模块的输出端连接;所述第二晶体管的栅极与第二信号输入端连接,所述第二晶体管的第一极与第一电压信号线连接,所述第二晶体管的第二极与所述第二模块的输出端连接;所述第二模块在所述第二信号输入端的控制下向所述第二模块的输出端输出第一电压信号或输出所述第一模块的输出端输出的信号;所述第三模块的输入端与所述第二模块的输出端连接,所述第三模块将所述第二模块输出的信号放大后输出到所述第二输出端。可选的,第一计算子模块为与非计算子模块,第一计算子模块的输出端与第一模块的输出端连接;与非计算单元包括第三晶体管、第四晶体管、第五晶体管和第六晶体管,第三晶体管与第六晶体管为同类型晶体管,第四晶体管与第五晶体管为同类型晶体管;第三晶体管的栅极与锁存子模块的输出端连接,第三晶体管的第一极与第二电压信号线连接,第三晶体管的第二极与第一计算子模块的输出端连接;第四晶体管的栅极与锁存子模块的输出端连接,第四晶体管的第一极与第三电压信号线连接;第五晶体管的栅极与第一时钟信号连接,第五晶体管的第一极与第四晶体管的第二极连接,第五晶体管的第二极与第一计算子模块的输出端连接;第六晶体管的栅极与第一时钟信号连接,第六晶体管的第一极与第二电压信号线连接,第六晶体管的第二极与第一计算子模块的输出端连接;其中,第二电压信号与第三电压信号极性相反。可选的,第一晶体管和第二晶体管为不同类型晶体管;第三晶体管与第六晶体管为P型晶体管,第四晶体管与第五晶体管为N型晶体管;第一电压信号线传输的信号与第三电压信号线传输的信号相同。可选的,第一计算子模块包括第七晶体管、第八晶体管;第七晶体管的栅极与第二时钟信号连接,第七晶体管的第一极与锁存子模块的输出端连接,第七晶体管的第二极与第一模块的输出端连接;第八晶体管的栅极与第二时钟信号连接,第八晶体管的第一极与第四电压信号线连接,第八晶体管的第二极与第一模块的输出端连接。可选的,第一晶体管和第二晶体管为不同类型晶体管;第七晶体管和第八晶体管为不同类型晶体管;第一电压信号线传输的信号与第四电压信号线传输的信号不相同。可选的,第三模块包括串联的多个反相器。第二方面,本申请实施例提供了一种栅极驱动电路,栅极驱动电路包括多个级联的上述栅极驱动单元;栅极驱动电路还包括第一信号线和第二信号线;各栅极驱动单元的第一信号输入端与第一信号线连接;各栅极驱动单元的第二信号输入端与第二信号线连接;各栅极驱动单元的第二输出端响应于第二信号线上传输的第二信号,同时输出第一电平信号,或者同时输出第二电平信号。第三方面,本申请实施例提供了一种阵列基板,阵列基板包括上述栅极驱动电路。第四方面,本申请实施例提供了一种显示面板,显示面板包括上述阵列基板。本申请实施例提供的方案,通过对栅极驱动电路的栅极驱动单元设置第二模块以及第二信号输入端,且第二模块在第二信号输入端的控制下向第二模块的输出端输出第一电压信号。从而使得栅极驱动电路的各级栅极驱动单元在第二信号输入端的控制下,同时向各条扫描线输出第一电平信号或第二电平信号。使得在显示面板异常断电后的短时间内,显示面板上的各个薄膜晶体管同时处于导通状态,各个像素电极的存储电容通过导通的薄膜晶体管将电荷泄放掉,从而避免液晶极化的发生。附图说明通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:图1示出了本申请一个实施例提供的栅极驱动单元的结构示意图;图2示出了图1所示第三模块的一种结构示意图;图3示出了本申请另一个实施例提供的栅极驱动单元的结构示意图;图4示出了本申请实施例提供的栅极驱动电路的结构示意图;图5示出了图4所示栅极驱动电路的各级栅极驱动单元的一种输出信号时序图;图6示出了本申请实施例提供的阵列基板的结构示意图;图7示出了本申请实施例提供的显示面板的结构示意图。具体实施方式下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅用于解释相关专利技术,而非对该专利技术的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与有关专利技术相关的部分。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。请参考图1,其示出了本申请一个实施例提供的栅极驱动单元的结构示意图。图1所示的栅极驱动单元100包括第一模块11、第二模块12和第三模块13、第一输出端out1、第二输出端Gout。第一模块11包括锁存子模块111和第一计算子模块112。其中锁存子模块111的输入端In1与第一信号输入端S1连接。通常第一信号输入端S1输入触发信号。锁存子模块111在输入的触发信号的触发下,进行信号锁存。锁存子模块111的输出端Out1与第一计算子模块112的输入端In2连接,此外,通常锁存子模块111的输出端Out1与栅极驱动单元100的第一输出端out1连接。栅极驱动单元100的第一输出端out1与该栅极驱动单元的下一级栅极驱动单元的第一信号输入端连接以向下一级驱动单元提供触发驱动信号。需要说明的是,图1中的锁存子模块111可以具有与现有的移位寄存器中锁存模块相类似的电路结构,本申请对此不作特殊限定。锁存子模块111在输入锁存信号时,锁存子模块111的输出信号发生变化,进入锁存状态后,输入的状态被保存直到本文档来自技高网...
栅极驱动单元、栅极驱动电路及阵列基板与显示面板

【技术保护点】
一种栅极驱动单元,其特征在于,所述栅极驱动单元包括第一模块、第二模块和第三模块,第一输出端和第二输出端;所述第一模块包括锁存子模块与第一计算子模块,所述锁存子模块的输入端与第一信号输入端连接,所述锁存子模块的输出端与所述第一计算子模块的输入端连接,所述锁存子模块的输出端与所述第一输出端连接,所述第一计算子模块的输出端与所述第一模块的输出端连接;所述第二模块包括第一晶体管和第二晶体管,所述第一晶体管的栅极与第二信号输入端连接,所述第一晶体管的第一极与所述第一模块的输出端连接,所述第一晶体管的第二极与所述第二模块的输出端连接;所述第二晶体管的栅极与第二信号输入端连接,所述第二晶体管的第一极与第一电压信号线连接,所述第二晶体管的第二极与所述第二模块的输出端连接;所述第二模块在所述第二信号输入端的控制下向所述第二模块的输出端输出第一电压信号或输出所述第一模块的输出端输出的信号;所述第三模块的输入端与所述第二模块的输出端连接,所述第三模块将所述第二模块输出的信号放大后输出到所述第二输出端。

【技术特征摘要】
1.一种栅极驱动单元,其特征在于,所述栅极驱动单元包括第一模块、第二模块和第三模块,第一输出端和第二输出端;所述第一模块包括锁存子模块与第一计算子模块,所述锁存子模块的输入端与第一信号输入端连接,所述锁存子模块的输出端与所述第一计算子模块的输入端连接,所述锁存子模块的输出端与所述第一输出端连接,所述第一计算子模块的输出端与所述第一模块的输出端连接;所述第二模块包括第一晶体管和第二晶体管,所述第一晶体管的栅极与第二信号输入端连接,所述第一晶体管的第一极与所述第一模块的输出端连接,所述第一晶体管的第二极与所述第二模块的输出端连接;所述第二晶体管的栅极与第二信号输入端连接,所述第二晶体管的第一极与第一电压信号线连接,所述第二晶体管的第二极与所述第二模块的输出端连接;所述第二模块在所述第二信号输入端的控制下向所述第二模块的输出端输出第一电压信号或输出所述第一模块的输出端输出的信号;所述第三模块的输入端与所述第二模块的输出端连接,所述第三模块将所述第二模块输出的信号放大后输出到所述第二输出端。2.根据权利要求1所述的栅极驱动单元,其特征在于,所述第一计算子模块为与非计算子模块,所述第一计算子模块的输出端与所述第一模块的输出端连接;所述与非计算单元包括第三晶体管、第四晶体管、第五晶体管和第六晶体管,所述第三晶体管与所述第六晶体管为同类型晶体管,所述第四晶体管与所述第五晶体管为同类型晶体管;所述第三晶体管的栅极与所述锁存子模块的输出端连接,所述第三晶体管的第一极与第二电压信号线连接,所述第三晶体管的第二极与所述第一计算子模块的输出端连接;所述第四晶体管的栅极与所述锁存子模块的输出端连接,所述第四晶体管的第一极与第三电压信号线连接;所述第五晶体管的栅极与第一时钟信号连接,所述第五晶体管的第一极与所述第四晶体管的第二极连接,所述第五晶体管的第二极与所述第一计算子模块的输出端连接;所述第六晶体管的栅极与所述第一时...

【专利技术属性】
技术研发人员:庄知龙赖青俊黄建才许育民
申请(专利权)人:厦门天马微电子有限公司天马微电子股份有限公司
类型:新型
国别省市:福建,35

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1