通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测制造技术

本发明专利技术描述了通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测。描述了一种装置，其包括多个电路，每个电路被设计为展示唯一签名编码，所述唯一签名编码根据与用于制造所述电路的制造工艺相关联的制造容差来确定。所述装置还包括错误电路，其用于基于来自所述多个电路的签名编码的改变来确定错误已经出现。

By analyzing multiple physical non cloning features, circuit coding is degraded by early detection of reliability

The present invention describes early detection of reliability degradation by encoding multiple physical non functional circuit codes. An apparatus is described which comprises a plurality of circuits, each circuit is designed to display only the only encoding signature, signature encoding according to the manufacturing process and method for manufacturing the circuit related with manufacturing tolerances to determine. The device also includes an error circuit for determining a fault based on a change in the signature encoding from the plurality of circuits.

【技术实现步骤摘要】
通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测
本专利技术的领域总体上涉及电子设备的可靠性，并且更具体而言，涉及通过分析多个物理不可克隆功能电路编码的可靠性降级的早期检测。
技术介绍
随着电路和其组成结构(例如晶体管)的尺寸的小型化的增长，可靠性问题可能变得更加普遍，尤其是对于暴露于极端环境条件(例如，性能，温度等)的电路。依此，系统设计者有必要包括在发生灾难性故障事件之前检测可靠性问题的存在的嵌入式功能。附图说明根据以下具体实施方式并结合以下附图可以获得对本专利技术更好的理解，在附图中：图1示出了签名编码生成电路；图2示出了基于多个签名编码来检测错误的电路；图3示出了签名编码的高熵和低熵集合；图4示出了印刷电路板的签名编码生成电路；图5示出了基于多个签名编码来检测错误的方法；图6示出了计算系统。具体实施方式电路通常被设计为(尽量可行地)对制造容差不敏感。然而，可以设计有目的地对制造容差敏感的一类电路(所谓的“物理不可克隆电路”)。例如，在半导体芯片上实施的电路可以被设计为具有对其组成晶体管的阈值和/或增益高度敏感的可测量或可确定的性质。由于对某些参数的显著的敏感度，并且由于相对于这些相同参数具有固有变化的下层制造过程，电路的相同设计的实例可以表现出明显不同的性质，即使它们是在相同的半导体芯片上制造的。图1示出了电路100的示例，如果其实施在半导体芯片上将具有对于其组成晶体管的阈值和增益高度敏感的性质。进一步如下，描述了另一种电路，如果其实施在印刷电路板上，则对印刷电路板的制造工艺的布线迹线的电阻和/或电容容差高度敏感。为了便于总体理解，本申请将首先讨论针对在半导体芯片上实施的电路的实施例，并且然后处理针对印刷电路板实施方式的其他实施例。如在图1中观察到的，多路复用通道对布置在振荡环路中，每个多路复用通道具有并联反相器对。选择电路103(实施为2位计数器)呈现四种不同状态(例如，00、01、10、11)，每个状态表示在环路内耦合在一起的反相器的不同组合。例如，状态00可以对应于反相器101_4耦合到反相器101_1(环路105)，状态01可以对应于反相器101_4耦合到反相器101_2(环路106)，状态10可以对应于反相器101_3耦合到反相器101_2(环路107)，并且状态11可以对应于反相器101_3耦合到反相器101_2(环路108)。如本领域中已知的，晶体管增益变化和/或晶体管阈值电压变化可以影响驱动反相器使接收反相器翻转其输出位的时间。具体来说，较低的驱动反相器增益和较高的接收反相器阈值将使接收反相器在较后的时间翻转其输出位。相比之下，较高的驱动反相器增益和较低的接收反相器阈值将使接收反相器在较早的时间翻转其输出位。为了简单起见，仅提及了晶体管增益和阈值。但是其它制造相关性质(例如，互连电阻、接触电阻、晶体管尺寸的变化、随机掺杂剂波动等)也可以影响如上所述的反相器链的时序。为了简单起见，以下将仅讨论晶体管增益和阈值作为主要示例。与图1的反相器101_1至101_4中的每个反相器和/或它们之间的布线和电路相关联的制造容差应导致四个不同的驱动/接收反相器组合105至108中的每个组合展现出驱动反相器能够翻转接收反相器的不同特性时间。每个不同的驱动/接收反相器组合105到108能够翻转其接收驱动器的不同时间可以被捕获并保存在状态电路104(即，保持某种形式的状态信息的电路，例如寄存器)中。例如，电路可以被设计为有效地测量翻转四个环路105至108中的每个环路的反相器101_1或101_2的时间(“翻转时间”)，并将翻转时间存储在寄存器104中。寄存器104包括四个单独的存储区域，以存储四个不同的驱动/接收反相器组合105至108中的每个组合的特性翻转时间。替代地，驱动和接收反相器的四个不同组合105至108中的每个组合持续足够长的时间，以在一频率(其为组合的特性)下振荡。然后，针对每个组合测量振荡的频率和/或周期，并将其存储在寄存器104中。此外，时钟可以驱动选择电路103以在某一频率下在四个驱动/接收反相器组合105至108之间切换。在多路复用器102_2的输出处产生的数据被采样并存储在寄存器104中。这里，采样的数据将是取得样本的频率、切换多路复用路径的频率和四个不同驱动/接收反相器路径105至108中的每一个的唯一振荡频率的某一函数。不管如何测量电路，可以将寄存器104的完整数据内容视为用于整个电路100的“签名编码”，其表示电路的组成反相器101_1至101_4的增益和阈值的不同组合(以及其他可能的制造相关性质)，其是用于制造电路的制造工艺的容差的结果。图2示出了具有电路的N个多实例201_1至201_N的电路，例如就在上面描述的电路，具有唯一的制造容差相关编码。在实施例中，电路201_1至201_N集成在同一半导体芯片上，而在其他实施例中，电路可以集成在同一印刷电路板上。每个电路产生唯一编码，其是电路的性质(例如，阈值，增益)的唯一组合的签名，其不可避免地具有与半导体制造处理相关联的变化。也就是说，即使多个电路可以集成在同一半导体芯片上，它们仍然应当产生不同/唯一编码。更具体而言，电路201_1至201_N中的每个电路产生取决于组成每个电路的晶体管的度量(例如，增益，阈值)的唯一编码。进而，所述度量本身对于制造工艺变化是非常敏感的，制造工艺变化包括可能存在于相同管芯上的变化。每个电路还包括对应的寄存器202_1至202_N以存储其对应电路的唯一编码。在实施例中，由N个电路201_1至201_N生成的有区别的编码中的每个编码在制造时存储在单独的非易失性存储器203中。这里，例如，在制造之后不久，来自每个电路201_1至201_N的唯一编码可以从其对应的寄存器202_1至202_N单个地/顺序地进行读取，通过多路复用器204并写入非易失性存储器203中。借助于存储N个个体编码，非易失性存储器电路203实质上存储了在制造半导体芯片或印刷电路板时其相关联的制造引起的变化性质的特定分布的签名。如本领域中已知的，在时间和使用的过程中，电子电路会降级，以使其制造相关性质中的至少一个性质将改变。结果，N个电路将开始在其行为和各自的签名编码中展示出变化。依此，编码中的一些标称或变化是可以预期的，并被认为是正常的。已经说过，这种漂移通常不大。注意，任何这样的正常漂移可以不改变收集的测量结果的总体熵(熵是对数据分布中的随机性的测量，其中均匀分布数据具有高熵)。因此，如上所述，在制造时，因为电路201_1至201_N被设计为对具有固有变化的制造过程参数高度敏感，从N个电路收集的编码应当展现出高熵(例如，在编码之中的高度随机性)。虽然每个电路的参数通常会随时间展现出轻微的漂移，但是它们应该在相同的方向上漂移大约相同的量。依此，即使面对正常漂移，跨N个电路的不同测量编码的熵也应该保持为高。然而，在对应于严重降级问题的可靠性问题或制造缺陷的情况下，特定制造相关性质将不仅发生改变，而且还可以在特定方向上和/或朝向特定值更急剧地发生改变。不考虑降级的扩展，所有电路201_1-201_N将在给定方向上系统地改变其值(尽管具有不同的量)。N个电路中的每个电路中的急剧变化的共同性将导致N个编码族接近编本文档来自技高网...

【技术保护点】
一种装置，包括：多个电路，每个电路被设计为展示唯一签名编码，所述唯一签名编码根据与用于制造所述电路的制造工艺相关联的制造容差来确定；错误电路，用于基于来自所述多个电路的签名编码的改变来确定错误已经出现。

【技术特征摘要】
2015.12.22 US 14/979,3011.一种装置，包括：多个电路，每个电路被设计为展示唯一签名编码，所述唯一签名编码根据与用于制造所述电路的制造工艺相关联的制造容差来确定；错误电路，用于基于来自所述多个电路的签名编码的改变来确定错误已经出现。2.根据权利要求1所述的装置，进一步包括存储器，所述存储器用于存储所述签名编码。3.根据权利要求2所述的装置，其中，所述存储器是非易失性存储器。4.根据权利要求2所述的装置，其中，所述存储器耦合到所述错误电路。5.根据权利要求1所述的装置，其中，所述多个电路和所述错误电路实施在半导体芯片上。6.根据权利要求1所述的装置，其中，所述多个电路和所述错误电路实施在印刷电路板上。7.根据权利要求1所述的装置，其中，所述错误电路利用以下中的任何一个或多个来实施：定制设计的电路；可编程逻辑电路；程序代码。8.根据权利要求1所述的装置，其中，所述错误电路基于对所述签名编码的熵的分析来确定所述错误是否已经出现。9.一种计算系统，包括：一个或多个处理核；存储器控制器，耦合到所述一个或多个处理核；系统存储器，耦合到所述存储器控制器；显示器；网络接口；多个电路，每个电路被设计为展示唯一签名编码，所述唯一签名编码根据与用于制造所述电路的制造工艺相关联的制造容差来确定；...

【专利技术属性】
技术研发人员：S·辛迪阿，R·F·克瓦斯尼克，D·辛格，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US