驱动薄膜晶体管、像素电路及显示装置制造方法及图纸

本发明专利技术涉及一种驱动薄膜晶体管，包括：半导体层，具有沟道区、源极区以及漏极区；源极，与所述源极区接触；漏极，与所述漏极区接触；栅极，以及绝缘层，用于绝缘所述栅极与所述半导体层；所述半导体层的沟道区中设有用于阻碍载流子迁移的通孔；所述通孔贯串所述半导体层；或，所述半导体层的沟道区的外边缘设有用于阻碍载流子迁移的凹凸结构。上述驱动薄膜晶体管，由于设置通孔或者凹凸结构，从而阻碍载流子的迁移，使像素电路中的驱动薄膜晶体管的开启电流Ion减小，但不影响同一像素电路中开关薄膜晶体管STFT保持快速的充电速率，进而可使像素电路所需的工作电流减小，增加PPI。本发明专利技术还提供了一种像素电路和显示装置。

【技术实现步骤摘要】
驱动薄膜晶体管、像素电路及显示装置
本专利技术涉及显示
，特别是涉及一种驱动薄膜晶体管、像素电路及显示装置。
技术介绍
有机发光二极管OLED是主动发光器件。相比现在主流的平板显示技术LCD，其具有高对比度、广视角、低功耗、体积薄等诸多优点，有望成为继LCD之后的下一代平板显示技术。其中，有源矩阵有机发光二极管AMOLED是OLED中研发的热点。在AMOLED中，随着每英寸所拥有的像素数目PPI的增加，像素电路所需的工作电流减小，故需要驱动薄膜晶体管DTFT的开启电流Ion减小，同时开关薄膜晶体管STFT的特性仍需要保持快速的充电速率，难以通过一次光刻同时达到上述要求。在像素电路的版图设计上，因PPI的增大，像素周期pitch减小，长度L相对宽度W增大，反而使得W/L增大，难以从版图设计的角度使DTFT的Ion减小。从工艺条件上，若减小宽度W，那么DTFT沟道区宽度方向上多晶硅晶粒个数减少，造成载流子迁移率的不均匀，故也难以通过减小宽度W达到降低Ion的目的。目前业界一般的做法为：通过在DTFT与STFT区域沉积不同厚度的钝化层，利用钝化层对TFT沟道区的补偿作用，得到DTFT和STFT不同的S因子。但是这种做法缺点是：需要再沉积一层钝化层，需增加一次光照流程，工艺复杂。
技术实现思路
基于此，有必要针对现有技术中像素电路需沉积钝化层导致工艺复杂的问题，提供一种可适用于不需要沉积钝化层的像素电路的驱动薄膜晶体管。一种驱动薄膜晶体管，包括：半导体层，具有沟道区、源极区以及漏极区；源极，与所述源极区接触；漏极，与所述漏极区接触；栅极，以及绝缘层，用于绝缘所述栅极与所述半导体层；所述半导体层的沟道区中设有用于阻碍载流子迁移的通孔；所述通孔贯穿所述半导体层；或，所述半导体层的沟道区的外边缘设有用于阻碍载流子迁移的凹凸结构。上述驱动薄膜晶体管，由于半导体层设置有通孔或者凹凸结构，从而阻碍载流子的迁移，使像素电路中的驱动薄膜晶体管的开启电流Ion减小，但不影响同一像素电路中开关薄膜晶体管STFT保持快速的充电速率，进而可使像素电路所需的工作电流减小，增加PPI。在其中一个实施例中，所述通孔为圆孔。在其中一个实施例中，所述通孔的直径占所述沟道区宽度的三分之一到二分之一在其中一个实施例中，所述通孔的个数至少为3个。在其中一个实施例中，所述通孔均匀分布在所述沟道区中。在其中一个实施例中，所述半导体层的外边缘呈锯齿状。在其中一个实施例中，所述半导体层的外边缘呈波浪状。在其中一个实施例中，所述半导体层为低温多晶硅层。本专利技术还提供了一种像素电路，该像素电路包括有机发光单元、开关薄膜晶体管、驱动薄膜晶体管、以及存储电容，其中，所述驱动薄膜晶体管为本专利技术所提供的驱动薄膜晶体管。上述像素电路，由于采用本专利技术所提供的驱动薄膜晶体管，不需要另外沉积钝化层，即可使驱动薄膜晶体管的开启电流Ion减小，但不影响像素电路中开关薄膜晶体管STFT保持快速的充电速率，从而使上述像素电路的制备工艺简单。本专利技术还提供了一种显示装置，该显示装置包括本专利技术所提供的像素电路。上述显示装置，由于采用本专利技术所提供的像素电路，故可使PPI增加。附图说明图1为本专利技术实施例一的驱动薄膜晶体管的截面示意图。图2为本专利技术实施例一的驱动薄膜晶体管的半导体层的局部平面示意图。图3为本专利技术实施例二的驱动薄膜晶体管的半导体层的局部平面示意图。图4为本专利技术实施例三的驱动薄膜晶体管的半导体层的局部平面示意图。图5为本专利技术一实施例的像素电路的电路结构示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。参见图1，本专利技术实施例一的驱动薄膜晶体管100，包括半导体层110、源极120、漏极130、栅极140、以及绝缘层150。在实际制备过程中，一般还包括基底101，在基底101上沉积各层形成驱动薄膜晶体管100。在本实施例中，基底101为柔性衬底。其中，半导体层110具有沟道区111、源极区112以及漏极区113。其中沟道区111与栅极140对应设置，源极区112与源极120对应设置，漏极区113与漏极130对应设置；源极区112和漏极区113分别位于沟道区111的两侧。半导体层110为图形层，即半导体层110并不完全覆盖基底101，而是在基底101的部分区域上覆盖半导体层110，还有部分区域未被半导体层110覆盖。半导体层110的材料一般选自多晶硅、非晶硅、或氧化铟镓锌IGZO。当然，并不限于上述材料。更优选地，半导体层110为低温多晶硅(LowTemperaturePoly-Silicon，简称LTPS)层，这样薄膜晶体管整体具有更优的电性能。半导体层110的厚度一般为10-100nm。其中，栅极140、源极120与漏极130也均为图形层。栅极140覆盖在对应半导体层110的沟道区111的区域；源极120覆盖在对应半导体层110的源极区112的部分，并与源极区112接触；漏极130覆盖在对应半导体层110的漏极区113的部分，并与漏极区113接触。栅极140一般采用金属铬、铬的合金、金属钛、金属钼、金属铝或铝合金制作而成。优选地，栅极140采用金属钛、金属钼或铝钼合金制成。源极120与漏极130一般采用金属铬、铬的合金、金属钛、铝或铝合金制作而成。优选地，源极120与漏极130采用金属钛或铝钼合金制成。其中，绝缘层150的作用是将栅极140和半导体层110之间隔开使两者绝缘。绝缘层150的材料选自二氧化硅、氮化硅、或氮氧化硅。绝缘层150一般的厚度为10-300nm。在本实施例中，驱动薄膜晶体管100还包括缓冲层102和平坦化层160。具体地，在基底101上沉积缓冲层102，在缓冲层102上沉积半导体层110，在半导体层110上沉积绝缘层150，在绝缘层150上沉积栅极140，在栅极140上沉积平坦化层160，在平坦化层160上形成源极120及漏极130。其中，缓冲层102的作用是保护半导体层110，避免其它杂质扩散到半导体层110内。缓冲层102的材料选自二氧化硅、氮化硅。当然，在某些情况下，也可以不设置缓冲层102。其中，平坦化层160的作用是，在栅极140与源极120及漏极130之间形成绝缘隔绝。平坦化层160为电绝缘层。平坦化层160的材料选自二氧化硅、氮化硅、氮氧化硅或聚酰亚胺PI、聚对苯二甲酸乙二醇酯PET等有机绝缘材料。平坦化层160的材料可以与绝缘层150的材料相同，也可以不相同。在本实施例中，平坦化层160的材料与绝缘层150的材料不相同。为了确保源极120及漏极130与半导体层110接触，驱动薄膜晶体管100设有贯通平坦化层160和绝缘层150的过孔；源极120及漏极130通过过孔与半导体层300相接触。具体地，源极120及漏极130的截面大致呈T型，其包括位于平坦化层160之上的极部以及连接极部和半导体层110的连接部。连接部位于过孔内，也即源极120及漏极130的连接部分别穿过过孔与半导体层110的源极区112及漏极区113相接触。当然，本专利技术中半导体层、栅极、源极、漏极的空间排布并不局限于上述结构，还可以本文档来自技高网...

【技术保护点】
一种驱动薄膜晶体管，包括：半导体层，具有沟道区、源极区以及漏极区；源极，与所述源极区接触；漏极，与所述漏极区接触；栅极，以及绝缘层，用于绝缘所述栅极与所述半导体层；其特征在于，所述半导体层的沟道区中设有用于阻碍载流子迁移的通孔；所述通孔贯穿所述半导体层；或，所述半导体层的沟道区的外边缘设有用于阻碍载流子迁移的凹凸结构。

【技术特征摘要】
1.一种驱动薄膜晶体管，包括：半导体层，具有沟道区、源极区以及漏极区；源极，与所述源极区接触；漏极，与所述漏极区接触；栅极，以及绝缘层，用于绝缘所述栅极与所述半导体层；其特征在于，所述半导体层的沟道区中设有用于阻碍载流子迁移的通孔；所述通孔贯穿所述半导体层；或，所述半导体层的沟道区的外边缘设有用于阻碍载流子迁移的凹凸结构。2.根据权利要求1所述的驱动薄膜晶体管，其特征在于，所述通孔为圆孔。3.根据权利要求2所述的驱动薄膜晶体管，其特征在于，所述通孔的直径占所述沟道区宽度的三分之一到二分之一。4.根据权利要求1所述的驱动薄膜晶体管，其特征在于，所述通孔的个数至少...

【专利技术属性】
技术研发人员：韩媛媛，张九占，朱修剑，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：江苏,32