半导体结构及其形成方法技术

本发明专利技术的实施例提供了一种半导体结构及其形成方法。该半导体结构包括：衬底、鳍结构、金属栅极和第一多晶硅条。鳍结构位于衬底上。金属栅极在鳍结构上方且基本上垂直于鳍结构。第一多晶硅条在鳍结构的第一边缘处且基本上平行于金属栅极。本发明专利技术实施例涉及半导体结构及其形成方法。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术大体地涉及半导体结构，并且更具体地涉及三维晶体管。
技术介绍
对集成电路制造商而言，为提高集成电路的集成度和降低集成电路的制造成本而采用的若干策略之一是引入多栅极器件(例如，在单晶体管内并入多于一个栅极的多栅极场效应晶体管)。由于减小传统的平面MOSFET的物理尺寸变得越来越困难，所以提出以诸如鳍式场效应晶体管(FinFET)的多栅极器件来代替传统的平面MOSFET。通过形成半导体材料的三维鳍和在鳍上方制造金属栅极结构或多晶硅栅极结构，用于给定的面积晶体管的栅极宽度可以更长，即使随着半导体工艺持续缩小，器件性能增加且密度改善。现在，使用FinFET晶体管执行标准单元库。然而，在标准单元方法中的FinFET晶体管的使用造成在验证中的附加的问题。
技术实现思路
根据本专利技术的一个实施例，提供了一种半导体结构，包括：衬底；鳍结构，位于所述衬底上；金属栅极，位于所述鳍结构上方且垂直于所述鳍结构；以及第一多晶硅条，位于所述鳍结构的第一边缘处且平行于所述金属栅极。根据本专利技术的另一实施例，还提供了一种半导体结构，包括：衬底；鳍结构，位于所述衬底上；有源栅极，位于所述鳍结构上方且垂直于所述鳍结构；以及两个伪栅极，位于所述鳍结构的两个边缘处且平行于所述有源栅极，其中，所述有源栅极和所述伪栅极由不同的材料形成。根据本专利技术的又一实施例，还提供了一种用于形成半导体结构的方法，所述方法包括：在半导体衬底上沿着第一方向形成鳍结构；在所述鳍结构上方沿着第二方向沉积第一多晶硅条，所述第二方向垂直于所述第一方向；沿着所述第二方向且在所述鳍结构的第一边缘处沉积第二多晶硅条；沿着所述第二方向且在所述鳍结构的第二边缘处沉积第三多晶硅条，所述第二边缘与所述第一边缘相对；去除所述第一多晶硅条以形成开口；以及用金属填充所述开口。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。图1A是根据本专利技术的一个实施例示出的半导体结构的顶视图。图1B是根据本专利技术的图1A示出的半导体结构的截面图。图2A至图2D示意性地示出了根据本专利技术的一个实施例的形成半导体结构的方法。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。下面详细讨论本实施例的制作和使用。然而，应当理解，本专利技术提供了可以体现在各种具体环境中的许多可应用的专利技术概念。讨论的具体实施例仅仅说明了制造和使用本专利技术的具体方式，并且不限制本专利技术的范围。图1A示出了根据本专利技术的一个实施例的半导体结构1的顶视图。半导体结构1可以是多栅极的非平面场效应晶体管(例如，FinFET)。半导体结构1包括栅极结构11，多晶硅栅极结构12a、12b和鳍结构13。在衬底(在附图中未示出)上形成鳍结构13。衬底是向半导体结构1提供支撑的下面的层。衬底可以是块状硅衬底、外延硅衬底、硅锗衬底、碳化硅衬底、硅锗衬底或其他III-V族化合物衬底。鳍结构13可以具有源极区13b、漏极区13a和沟道区。在一些实施例中，鳍栅极13可以是均匀掺杂的。鳍结构延伸跨过有源区或“OD”区以用于半导体结构11。通过包括各种沉积、光刻和/或蚀刻工艺的任何合适的工艺形成鳍结构13。示例性光刻工艺包括：形成衬底上面(如，在硅层上)的光刻胶层(抗蚀剂)，将抗蚀剂曝光于图案，实施曝光后烘焙工艺，以及显影光刻胶以形成包括光刻胶的掩蔽元件。然后，掩蔽元件用于蚀刻鳍结构13至衬底内。使用反应离子蚀刻(RIE)工艺和/或其他合适的工艺来蚀刻未被掩蔽元件保护的区域。在一些实施例中，通过图案化和蚀刻衬底的部分来形成鳍结构13。可选地，通过图案化和蚀刻沉积在绝缘体层上面的硅层(例如，SOI衬底的硅-绝缘体-硅堆叠件的上部硅层)来形成鳍结构13。作为传统的光刻的可选方式，可以通过双重图案化光刻(DPL)工艺来形成鳍结构13。DPL是通过将图案划分为两个交错的图案来在衬底上构建图案的方法。DPL允许增强的部件(如，鳍)密度。多种DPL方法包括：双重曝光(如，使用两个掩模集合)；形成邻近部件的间隔件，并且去除部件以提供间隔件的图案；光刻胶凝固；和/或其他合适的工艺。应该理解，可以用相似的方式形成多个平行的鳍结构13。用于设计集成电路的标准单元(诸如半导体结构1)的使用提供一种方法以减小通过使用大量已知功能原块(primitiveblocks)在硅中执行新功能所需的设计周期，例如，包括包括但不限制于NAND-NAND、NAND-NOR、XOR、AND-OR逻辑块、以及诸如加法器、复用器、解复用器、正反器、寄存器文件、输入和输出缓冲器等的其他功能块。寄存器文件、堆叠件和其他数据存储块还可以是标准单元库的部分。通过使用已经具有在晶体管层面的限定的验证的布局的很多块，消除为用于将要制造的集成电路的每个新的功能定义实施布局设计的需要。此外，通过使用具有预定的均匀的布局间隔的物理单元结构限定标准单元库，可以获得单元的致密堆积，从而实现晶体管的非常密集的布置。可以与标准单元库和对应的标准单元的预定义布局一起使用自动放置和布线工具以进一步缩短制造执行用户定义的功能的集成电路需要的时间。半导体结构1是使用FinFET晶体管形成的标准单元的一个说明性实例。栅极结构11平行地形成且与鳍结构13交叉。栅极结构11可以由任何合适的栅电极材料形成。在一个示例性实施例中，栅极结构11可以是通过由诸如但不限于铜、钌、钯、铂、钴、镍、氧化钌、钨、铝、钛、钽、氮化钛、氮化钽、铪、锆、金属碳化物或导电金属氧化物形成的金属栅电极。应当理解，栅极结构11不必是单一的材料，但是可以包括薄膜的复合堆叠件。在鳍结构13的一个边缘处形成多晶硅栅极结构12a，且在鳍结构13的相对边缘处形成多晶硅栅极结构12b。多晶硅栅极结构12a、12b可以是多晶硅，诸如掺杂的多晶硅材料。在处理期间，在OD边缘("PODE")结构上的这些多晶硅保护鳍结构13的边缘。换言之，多晶硅栅极结构12a、12b不作为MOS器件的栅极被电连接而是“伪”结构。多晶硅栅极结构12a、12b覆盖和保护鳍结构13的边缘，在处理期间提供额外的可靠性。在一些实本文档来自技高网...

【技术保护点】
一种半导体结构，包括：衬底；鳍结构，位于所述衬底上；金属栅极，位于所述鳍结构上方且垂直于所述鳍结构；以及第一多晶硅条，位于所述鳍结构的第一边缘处且平行于所述金属栅极。

【技术特征摘要】
2015.12.04 US 14/959,6661.一种半导体结构，包括：衬底；鳍结构，位于所述衬底上；金属栅极，位于所述鳍结构上方且垂直于所述鳍结构；以及第一多晶硅条，位于所述鳍结构的第一边缘处且平行于所述金属栅极。2.根据权利要求1所述的半导体结构，还包括第二多晶硅条，所述第二多晶硅条位于所述鳍结构的第二边缘处且平行于所述金属栅极，所述第二边缘与所述第一边缘相对。3.根据权利要求1所述的半导体结构，还包括位于所述鳍结构和所述第一多晶硅条之间的第一介电层。4.根据权利要求3所述的半导体结构，还包括位于所述鳍结构和所述金属栅极之间的第二介电层，其中，形成所述第一介电层的材料不同于形成所述第二介电层的材料。5.根据权利要求1所述的半导体结构，其中，所述金属栅极包括下面材料中的至少一种：铜、钌、钯、铂、钴、镍、氧化钌、钨、铝、钛、钽、氮化钛、氮化钽、铪、锆、金属碳化物或导电金属氧化物。6.根据权利要...

【专利技术属性】
技术研发人员：洪圣强，吕宗哲，张志福，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71