一种半导体器件及其制造方法和电子装置制造方法及图纸

技术编号:15725995 阅读:254 留言:0更新日期:2017-06-29 17:29
本发明专利技术提供一种半导体器件及其制造方法和电子装置,涉及半导体技术领域。该方法包括:提供半导体衬底,所述半导体衬底上具有用于形成PMOS器件的鳍片,以及位于鳍片上的栅极结构;形成覆盖半导体衬底、鳍片和栅极结构的隔离层;刻蚀所述隔离层以暴露用于形成PMOS器件源漏极的区域;在所述用于形成PMOS器件源漏极的区域形成外延硅锗,作为PMOS器件的源漏极,其中,在刻蚀所述隔离层以暴露用于形成PMOS器件源漏极的区域之前向用于形成PMOS器件的区域执行离子注入,以增强所述栅极结构顶部角落区域中的键合力。该方法可以在选择性形成PMOS器件的硅锗外延源漏极时,防止在栅极结构顶部角落区域出现非期望的外延生长。该半导体器件以及电子装置,同样具有上述优点。

【技术实现步骤摘要】
一种半导体器件及其制造方法和电子装置
本专利技术涉及半导体
,具体而言涉及一种半导体器件及其制造方法和电子装置。
技术介绍
外延硅锗(e-SiGe)广泛应用于先进CMOS技术来向沟道区域施加压应力,以使PMOS器件的性能得到明显改善。但是外延硅锗工艺具有许多挑战。比如对于SEG(选择性外延)工艺的一个挑战就是选择性控制。高的生长速率虽然对整个过程有利,但是会使选择性工艺窗口变窄。此外,围绕打开的硅衬底区域的不同的介电薄膜也会给工艺控制带来许多挑战。这些挑战在CMOS工艺从平面转向3DFinFet结构时会出现很大问题。如图1中100a、100b所示,在对硅鳍进行PMOS器件硅凹槽刻蚀后,多晶硅(虚拟栅极)顶部的隔离层遭到损伤,这使得在进行选择性外延工艺中,如图2中200a、200b所示,不仅会在MOS器件硅凹槽中形成外延硅锗,而且会在多晶硅顶部也生长外延硅锗,而这不是所需要的,会对器件性能和良率造成影响。因此,为解决上述技术问题,有必要提出一种新的半导体器件及其制造方法。
技术实现思路
针对现有技术的不足,本专利技术提出一种半导体器件及其制造方法和电子装置,可以避免在形成PMOS器件外延硅锗时在诸如多晶硅顶部等非期望区域也形成外延硅锗,提高了器件性能和良率。本专利技术的一个实施例提供一种半导体器件的制造方法,所述方法包括:提供半导体衬底,所述半导体衬底上具有用于形成PMOS器件的鳍片,以及位于所述鳍片上的栅极结构;步骤b:形成覆盖所述半导体衬底、所述鳍片和所述栅极结构的隔离层;刻蚀所述隔离层以暴露用于形成PMOS器件源漏极的区域;在所述用于形成PMOS器件源漏极的区域形成外延硅锗,作为PMOS器件的源漏极,其中,在刻蚀所述隔离层以暴露用于形成PMOS器件源漏极的区域之前向用于形成PMOS器件的区域执行离子注入,以增强所述栅极结构顶部角落区域中的键合力。优选地,在提供半导体衬底,所述半导体衬底上具有用于形成PMOS器件的鳍片,以及位于所述鳍片上的栅极结构和形成覆盖所述半导体衬底、所述鳍片和所述栅极结构的隔离层之间向用于形成PMOS器件的区域执行所述离子注入。优选地,在形成覆盖所述半导体衬底、所述鳍片和所述栅极结构的隔离层和刻蚀所述隔离层以暴露用于形成PMOS器件源漏极的区域之间向用于形成PMOS器件的区域执行所述离子注入。优选地,该方法还包括下述步骤:在执行所述离子注入后,执行退火工艺。优选地,在执行所述离子注入时离子束以倾斜方式入射。优选地,执行所述离子注入时相对所述半导体衬底的倾斜角度为15~60度。优选地,执行所述离子注入时采用的离子为氮离子。优选地,所述栅极结构为在后续工艺被去除的虚拟栅极结构。本专利技术的另一个实施例提供一种半导体器件,所述半导体器件通过本专利技术上述的半导体器件制造方法形成。本专利技术的再一个实施例提供一种电子装置,包括本专利技术提供的上述半导体器件以及与所述半导体器件相连接的电子组件。本专利技术的半导体器件的制造方法,通过向用于形成PMOS器件的区域注入离子,尤其是向虚拟栅极结构顶部角落区域注入离子,比如氮离子,以增强虚拟栅极结构顶部角落区域中的键合力,从而防止在虚拟栅极结构顶部角落区域出现非期望的外延生长。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述,用来解释本专利技术的原理。附图中:图1(a)、(b)示出了现有技术中对硅鳍进行PMOS器件硅衬底凹槽刻蚀后对多晶硅顶部造成损伤;图2(a)、(b)示出了现有技术中在PMOS器件硅衬底凹槽进行选择性外延生长后在多晶硅顶部也形成选择性外延硅锗。图3A~图3D为现有技术中一种半导体器件的制造方法的相关步骤形成的结构的剖视图;图4为根据本专利技术实施例一的半导体器件的制造方法的一种流程图;图5A~图5E为根据本专利技术实施例一的半导体器件的制造方法的相关步骤形成的结构的剖视图;图6A~图6E为根据本专利技术实施例二的半导体器件的制造方法的相关步骤形成的结构的剖视图;图7为根据本专利技术实施例二的半导体器件的制造方法的一种流程图。具体实施方式在下文的描述中,给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本专利技术发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解的是,本专利技术能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本专利技术的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本专利技术教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。这里参考作为本专利技术的理想实施例(和中间结构)的示意图的横截面图来描述专利技术的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本专利技术的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差。例如,显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元改变。同样,通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此,图中显示的区实质上是示意性的,它们的形状并不本文档来自技高网...
一种半导体器件及其制造方法和电子装置

【技术保护点】
一种半导体器件的制造方法,其特征在于,所述方法包括下述步骤:提供半导体衬底,所述半导体衬底上具有用于形成PMOS器件的鳍片,以及位于所述鳍片上的栅极结构;形成覆盖所述半导体衬底、所述鳍片和所述栅极结构的隔离层;刻蚀所述隔离层以暴露用于形成PMOS器件源漏极的区域;在所述用于形成PMOS器件源漏极的区域形成外延硅锗,作为PMOS器件的源漏极,其中,在刻蚀所述隔离层以暴露用于形成PMOS器件源漏极的区域之前向用于形成PMOS器件的区域执行离子注入,以增强所述栅极结构顶部角落区域中的键合力。

【技术特征摘要】
1.一种半导体器件的制造方法,其特征在于,所述方法包括下述步骤:提供半导体衬底,所述半导体衬底上具有用于形成PMOS器件的鳍片,以及位于所述鳍片上的栅极结构;形成覆盖所述半导体衬底、所述鳍片和所述栅极结构的隔离层;刻蚀所述隔离层以暴露用于形成PMOS器件源漏极的区域;在所述用于形成PMOS器件源漏极的区域形成外延硅锗,作为PMOS器件的源漏极,其中,在刻蚀所述隔离层以暴露用于形成PMOS器件源漏极的区域之前向用于形成PMOS器件的区域执行离子注入,以增强所述栅极结构顶部角落区域中的键合力。2.如权利要求1所述的半导体器件的制造方法,其特征在于,在提供半导体衬底,所述半导体衬底上具有用于形成PMOS器件的鳍片,以及位于所述鳍片上的栅极结构和形成覆盖所述半导体衬底、所述鳍片和所述栅极结构的隔离层之间向用于形成PMOS器件的区域执行所述离子注入。3.根据权利要求1所述的半导体器件的制造方法,其特征在于,在形成覆盖所述半导体衬底、所述鳍片和所述栅极结构的隔离层b和刻蚀所述隔离层以暴露用于形成PMOS器件源漏极的区域c之间向用于形成PMOS器件的区域执行所述离子注入。4.如...

【专利技术属性】
技术研发人员:何永根吴兵
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1