输出缓冲器及包括输出缓冲器的源极驱动电路制造技术

本发明专利技术涉及输出缓冲器以及包括该输出缓冲器的源极驱动电路。输出缓冲器能够用在显示设备的源极驱动电路和栅极驱动电路中，根据输入电压与输出电压之间的关系来自动控制转换速率，并稳定地得到高转换速率。

【技术实现步骤摘要】
输出缓冲器及包括输出缓冲器的源极驱动电路
本公开涉及输出缓冲器，更具体地，涉及用于提高转换速率(slewrate)的技术。
技术介绍
通常，输出缓冲器可以用于缓冲信号，并应用于各种
，例如显示设备的源极驱动电路和栅极驱动电路。近来，显示设备尺寸的增大增加了负载电容，同时缩短水平周期。因此，转换速率成为重要的因素。例如，显示设备包括用于驱动显示面板的源极驱动电路，并且该源极驱动电路向显示面板的数据线提供对应于视频数据的源极驱动信号。这种源极驱动电路包括被配置成缓冲并输出源极驱动信号的输出缓冲器，以防止负载组件例如数据线的电容和电阻造成的源极驱动信号的失真。输出缓冲器可以包括运算放大器。近来，随着显示设备尺寸和分辨率的增大，缩短了驱动一条水平线所需的时间。因此，可能难以保证输出缓冲器的上拉或下拉操作所需的裕量。在这种情况下，由于源极驱动信号在预设时间内无法达到目标电压，所以可能降低显示设备的图像质量。为了解决这一问题，可以增大输出缓冲器的偏置电流以提高输出缓冲器的转换速率。然而，此方法可能增加功率消耗。因此，需要一种能够在不增加功率消耗的情况下稳定地获得高转换速率的输出缓冲器。
技术实现思路
多个实施方式涉及一种能够稳定地得到高转换速率的输出缓冲器以及包括该输出缓冲器的源极驱动电路。另外，多个实施方式涉及一种能够根据输入信号与输出信号之间的差而自动控制转换速率的输出缓冲器，以及包括该输出缓冲器的源极驱动电路。另外，多个实施方式涉及一种能够通过缩短其上拉时间和下拉时间而允许高速驱动的输出缓冲器，以及包括该输出缓冲器的源极驱动电路。另外，多个实施方式涉及一种能够通过提高转换速率而减少发热并确保足够的时间操作裕量的输出缓冲器，以及包括该输出缓冲器的源极驱动电路。在一实施方式中，输出缓冲器可以包括：输入电路，其被配置以响应于输入信号而生成第一信号和第二信号；输出电路，其被配置成响应于第一信号而被上拉驱动或响应于第二信号而被下拉驱动，并提供输出信号；和转换速率控制电路，其被配置成根据输入信号与输出信号之间的差，通过将第一信号推向输出电路的输出端子或将输出信号拉向第二信号，调整输出信号的转换速率。在另一个实施方式中，输出缓冲器可以包括：输入电路，其被配置成响应于输入电压而产生上拉电流和下拉电流；输出电路，其被配置成响应于上拉电流和下拉电流而向输出端子提供上拉输出电压和下拉输出电压；和转换速率控制电路，其被配置以根据输入电压与输出电压之间的差，通过将上拉电流推向输出端子或将输出端子的电流拉向下拉电流，从而调整输出电压的转换速率。在另一个实施方式中，源极驱动电路可以包括：输出缓冲器，其被配置成输出通过缓冲对应于数字视频数据的输入电压而得到的输出电压，并包括转换速率控制电路，其被配置成根据输入电压与输出电压之间的差而调整输出电压的转换速率；输出开关电路，其被配置成向对应于显示面板的数据线的输出端子传输输出电压；和选择开关电路，其被配置成切换转换速率控制电路与输出端子之间的连接。因此，可以响应于选择开关电路的接通而控制输出电压的转换速率。附图说明图1是示出根据本专利技术的实施方式的源极驱动电路的方块图。图2是示出图1的输出缓冲器的实施方式的方块图。图3是示出图2中输出缓冲器的转换速率控制电路的实施方式的电路图。图4是示出图2中输出缓冲器的转换速率控制电路的另一个实施方式的电路图。图5是示出图1的输出缓冲器的另一个实施方式的方块图。图6是示出图2中输出缓冲器的转换速率控制电路的又一个实施方式的电路图。图7是描述根据本专利技术的实施方式的源极驱动电路的输出电路的方块图。图8是描述图7的输出电路的实施方式的电路图。图9是描述图8的输出电路的操作的时序图。图10是示出通过本专利技术的实施方式实现转换速率提高的波形图。具体实施方式下面将参考附图详细描述本专利技术的实施方式。本专利技术的说明书和权利要求中使用的术语不限于典型的字典定义，而必须解释成与本专利技术的技术理念一致的含义和概念。本专利技术的说明书中描述的实施方式和附图中示出的构造是本专利技术的优选实施方式，不代表本专利技术全部的技术理念。因此，可以在提交本申请时提供能够替代所述实施方式和构造的各种等同和修改。图1是示出根据本专利技术的实施方式的源极驱动电路的方块图。参考图1，根据本实施方式的源极驱动电路包括数模转换器电路100和输出缓冲器电路200。虽然在图1中未示出，但是源极驱动电路可以包括恢复电路和锁存电路，其中，恢复电路用于从自时序控制器提供的输入信号恢复数据信号，锁存电路用于锁存所恢复的数据信号。数模转换器电路100选择对应于数据信号D1至Dn的灰度电压VGR<1:j>，并向缓冲电路200提供所选择的灰度电压VGR<1:j>作为数据电压VIN1至VINn。输出缓冲器电路200缓冲从数模转换器电路100提供的数据电压VIN1至VINn，并向显示面板的数据线提供源极驱动信号VOUT1至VOUTn(未示出)。输出缓冲器电路200包括多个输出缓冲器40，其用于缓冲提供给数据线的源极驱动信号VOUT1至VOUTn，以防止这些信号失真。每个输出缓冲器40可以包括运算放大器。本专利技术的各种实施方式提供转换速率提高的输出缓冲器40，其可以应用在源极驱动电路等中。当增大输出缓冲器40的偏置电流或减小补偿电容值时，可以提高转换速率，该转换速率表示输出电压的最大变化速率。本专利技术的各种实施方式提供能够在不增加偏置电流或减小补偿电容值的情况下稳定地获得高转换速率的输出缓冲器40。这种输出缓冲器配置如下。图2是示出图1的输出缓冲器的实施方式的方块图。参考图2，根据本实施方式的输出缓冲器40包括输入电路10、输出电路20和转换速率控制电路30。输入电路10响应于输入电压VIN而产生上拉电流I1和下拉电流I2。上拉电流I1和下拉电流I2的幅度根据输入电压VIN的幅度而互补性改变。输入电路10可以用作运算放大器的输入级，在这里省去了对输入电路10的详细构造的描述。输出电路20响应于从输入电路10提供的上拉电流I1和下拉电流I2而输出输出电压VOUT。输出电路20包括上拉驱动单元PM2和下拉驱动单元NM2。上拉驱动单元PM2响应于上拉电流I1而上拉驱动一输出端子A，并且下拉驱动单元NM2响应于下拉电流I2而下拉驱动该输出端子A。例如，上拉驱动单元PM2可以包括PMOS晶体管，并且下拉驱动单元NM2可以包括NMOS晶体管。转换速率控制电路30被安装在输入电路10与输出电路20之间，并通过根据输入电压VIN与输出电压VOUT之间的差而将上拉电流I1推向输出电路20的输出端子A或将输出端子A的电流拉向下拉电流I2来控制转换速率。一方面，当输入电压VIN大于输出电压VOUT时，转换速率控制电路30通过向输出端子A提供从输入电路10提供的上拉电流I1而快速降低输出电路20的上拉驱动单元PM2的栅极电压，从而增大输出电压VOUT的转换速率。另一方面，当输入电压VIN小于输出电压VOUT时，转换速率控制电路30通过向下拉电流I2提供输出端子A的电流而快速升高输出电路20的下拉驱动单元NM2的栅极电压，从而增大输出电压VOUT的转换速率。转换速率控制电路30可以包括晶体管，晶体管的导通电阻值根据输入电压VIN与输出电压VO本文档来自技高网...

【技术保护点】
一种输出缓冲器，包括：输入电路，其被配置成响应于输入信号而生成第一信号和第二信号；输出电路，其被配置成响应于所述第一信号而上拉输出信号或响应于所述第二信号而下拉所述输出信号，并提供所述输出信号；和转换速率控制电路，其被配置成根据所述输入信号与所述输出信号之间的差，通过将所述第一信号推向所述输出电路的输出端子或将所述输出信号拉向所述第二信号，调整所述输出信号的转换速率。

【技术特征摘要】
2015.12.18 KR 10-2015-0181566;2016.11.24 KR 10-2011.一种输出缓冲器，包括：输入电路，其被配置成响应于输入信号而生成第一信号和第二信号；输出电路，其被配置成响应于所述第一信号而上拉输出信号或响应于所述第二信号而下拉所述输出信号，并提供所述输出信号；和转换速率控制电路，其被配置成根据所述输入信号与所述输出信号之间的差，通过将所述第一信号推向所述输出电路的输出端子或将所述输出信号拉向所述第二信号，调整所述输出信号的转换速率。2.根据权利要求1所述的输出缓冲器，其中，当所述输入信号大于所述输出信号时，所述转换速率控制电路将所述第一信号推向所述输出端子，并且当所述输入信号小于所述输出信号时，所述转换速率控制电路将所述输出信号拉向所述第二信号。3.根据权利要求1所述的输出缓冲器，其中，所述转换速率控制电路包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的导通电阻值根据所述输入信号与所述输出信号之间的差而互补性改变，其中，当所述输入信号大于所述输出信号时，所述第一晶体管将所述第一信号推向所述输出端子，并且当所述输入信号小于所述输出信号时，所述第二晶体管将所述输出信号拉向所述第二信号。4.根据权利要求3所述的输出缓冲器，其中，所述第一晶体管和所述第二晶体管具有：彼此连接以接收所述输入信号的栅极；被配置成分别接收所述第一信号和所述第二信号的源极；和共同连接至所述输出端子的漏极。5.根据权利要求1所述的输出缓冲器，其中，所述转换速率控制电路包括：第一NMOS晶体管和第一PMOS晶体管，其具有彼此连接以接收所述输入信号的栅极和共同连接至所述输出端子的漏极；第二PMOS晶体管，其具有被配置成接收所述第一信号的源极和连接至所述第一NMOS晶体管的源极的栅极和漏极；和第三PMOS晶体管，其具有被配置成接收所述第二信号的源极和栅极，和连接至所述第一PMOS晶体管的源极的漏极。6.根据权利要求5所述的输出缓冲器，其中，所述第二PMOS晶体管阻止所述输出端子的所述输出信号通过所述第一NMOS晶体管被传输至所述第一信号，并且所述第三PMOS晶体管阻止所述第二信号通过所述第一PMOS晶体管被传输至所述输出端子。7.一种输出缓冲器，包括：输入电路，其被配置成响应于输入电压而生成上拉电流和下拉电流；输出电路，其被配置成响应于所述上拉电流和所述下拉电流而向输出端子提供上拉输出电压和下拉输出电压；和转换速率控制电路...

【专利技术属性】
技术研发人员：张荣宸，金长洙，
申请(专利权)人：硅工厂股份有限公司，
类型：发明
国别省市：韩国,KR