漏连接半超结氮化镓基垂直型异质结功率器件制造技术

技术编号:15705780 阅读:172 留言:0更新日期:2017-06-26 15:41
本发明专利技术公开了一种漏连接半超结氮化镓基垂直型异质结功率器件,其自下而上包括:肖特基漏极(15)、衬底(1)、漂移层(3)、孔径层(5)、左右两个对称的电流阻挡层(6)、沟道层(8)、势垒层(9)、帽层(10)和栅极(12);两个电流阻挡层(6)之间形成孔径(7),势垒层上的两侧淀积有两个源极(14),两个源极下方通过离子注入形成两个注入区(13),帽层两侧刻有两个台阶(11);其中:衬底与漂移层的两侧有两个对称的P柱(2),两个P柱的上部与电流阻挡层下部之间设有辅助层(4),肖特基漏极采用高功函数金属。本发明专利技术击穿电压高、导通电阻小,可用于电力电子系统。

Leaky junction semi junction GaN based vertical heterojunction power device

The invention discloses a drain connection semi super junction of GaN based vertical type heterojunction power devices, including: the bottom-up Schottky drain substrate (15), (1), (3), drift layer (5) and the current aperture layer about two symmetrical barrier layer (6), a channel layer (8), the barrier layer (9), the cap layer (10) and gate (12); two current blocking layer (6) formed between the aperture (7), there are two source depositing a barrier layer on both sides (14), two source is formed by ion implantation into two areas (13), the cap layer engraved on both sides of two steps (11); among them: both substrate and the drift layer P column two symmetrical (2, two) between the upper and current P column barrier layer is arranged on the lower part of the auxiliary layer (4), Schottky drain with high work function metal. The invention has high breakdown voltage and small on resistance, and can be used in power electronic systems.

【技术实现步骤摘要】
漏连接半超结氮化镓基垂直型异质结功率器件
本专利技术属于微电子
,涉及半导体器件,特别是漏连接半超结氮化镓基垂直型异质结功率器件,可用于电力电子系统。技术背景功率半导体器件是电力电子技术的核心元件,随着能源和环境问题的日益突出,研发新型高性能、低损耗功率器件就成为提高电能利用率、节约能源、缓解能源危机的有效途径之一。而在功率器件研究中,高速、高压与低导通电阻之间存在着严重的制约关系,合理、有效地改进这种制约关系是提高器件整体性能的关键。随着微电子技术的发展,传统第一代Si半导体和第二代GaAs半导体功率器件性能已接近其材料本身决定的理论极限。为了能进一步减少芯片面积、提高工作频率、提高工作温度、降低导通电阻、提高击穿电压、降低整机体积、提高整机效率,以GaN为代表的宽禁带半导体材料,凭借其更大的禁带宽度、更高的临界击穿电场和更高的电子饱和漂移速度,且化学性能稳定、耐高温、抗辐射等突出优点,在制备高性能功率器件方面脱颖而出,应用潜力巨大。特别是采用GaN基异质结结构的横向高电子迁移率晶体管,即横向GaN基高电子迁移率晶体管HEMT器件,更是因其低导通电阻、高击穿电压、高工作频率等特性,成为了国内外研究和应用的热点、焦点。然而,在横向GaN基HEMT器件中,为了获得更高的击穿电压,需要增加栅漏间距,这会增大器件尺寸和导通电阻,并减小单位芯片面积上的有效电流密度和芯片性能,从而导致芯片面积和研制成本的增加。此外,在横向GaN基HEMT器件中,由高电场和表面态所引起的电流崩塌问题较为严重,尽管当前已有众多抑制措施,但电流崩塌问题依然没有得到彻底解决。为了解决上述问题,研究者们提出了垂直型GaN基电流孔径异质结晶体管,也是一种垂直型异质结功率器件,参见AlGaN/GaNcurrentapertureverticalelectrontransistors,IEEEDeviceResearchConference,pp.31-32,2002。GaN基电流孔径异质结晶体管可通过增加漂移层厚度提高击穿电压,避免了牺牲器件尺寸和导通电阻的问题,因此可以实现高功率密度芯片。而且在GaN基电流孔径异质结晶体管中,高电场区域位于半导体材料体内,这可以彻底地消除电流崩塌问题。2004年,IlanBen-Yaacov等人利用刻蚀后MOCVD再生长沟道技术研制出AlGaN/GaN电流孔径异质结晶体管,该器件未采用钝化层,最大输出电流为750mA/mm,跨导为120mS/mm,两端栅击穿电压为65V,且电流崩塌效应得到显著抑制,参见AlGaN/GaNcurrentapertureverticalelectrontransistorswithregrownchannels,JournalofAppliedPhysics,Vol.95,No.4,pp.2073-2078,2004。2012年,SrabantiChowdhury等人利用Mg离子注入电流阻挡层结合等离子辅助MBE再生长AlGaN/GaN异质结的技术,研制出基于GaN衬底的电流孔径异质结晶体管,该器件采用3μm漂移层,最大输出电流为4kA·cm-2,导通电阻为2.2mΩ·cm2,击穿电压为250V,且抑制电流崩塌效果好,参见CAVETonBulkGaNSubstratesAchievedWithMBE-RegrownAlGaN/GaNLayerstoSuppressDispersion,IEEEElectronDeviceLetters,Vol.33,No.1,pp.41-43,2012。同年,由MasahiroSugimoto等人提出的一种增强型GaN基电流孔径异质结晶体管获得授权,参见Transistor,US8188514B2,2012。此外,2014年,HuiNie等人基于GaN衬底研制出一种增强型GaN基电流孔径异质结晶体管,该器件阈值电压为0.5V,饱和电流大于2.3A,击穿电压为1.5kV,导通电阻为2.2mΩ·cm2,参见1.5-kVand2.2-mΩ-cm2VerticalGaNTransistorsonBulk-GaNSubstrates,IEEEElectronDeviceLetters,Vol.35,No.9,pp.939-941,2014。传统GaN基电流孔径异质结晶体管是基于GaN基宽禁带半导体异质结结构,其包括:衬底1、漂移层2、孔径层3、左、右两个对称的电流阻挡层4、孔径5、沟道层6和势垒层7;势垒层7上面的两侧淀积有源极12,源极12之间的势垒层7上外延有帽层8,帽层8两侧刻有两个台阶9,帽层8的上面淀积有栅极10,源极12下方通过注入形成两个注入区11,衬底1下面淀积有欧姆漏极13,如图1所示。经过十多年的理论和实验研究,研究者们发现,上述传统GaN基电流孔径异质结晶体管结构上存在固有缺陷,会导致器件中电场强度分布极不均匀,尤其是在电流阻挡层与孔径区域交界面下方附近的半导体材料中存在极高的电场峰值,从而引起器件过早击穿。这使得实际工艺中很难实现通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压。因此,传统结构GaN基电流孔径异质结晶体管的击穿电压普遍不高。为了获得更高的器件击穿电压,并可以通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压,2013年,ZhongdaLi等人利用数值仿真技术研究了一种基于超结的增强型GaN基电流孔径异质结晶体管,研究结果表明超结结构可以有效调制器件内部的电场分布,使处于关态时器件内部各处电场强度趋于均匀分布,因此器件击穿电压可达5~20kV,且采用3μm半柱宽时击穿电压为12.4kV,而导通电阻仅为4.2mΩ·cm2,参见DesignandSimulationof5-20-kVGaNEnhancement-ModeVerticalSuperjunctionHEMT,IEEETransactionsonElectronDecices,Vol.60,No.10,pp.3230-3237,2013。采用超结的GaN基电流孔径异质结晶体管从理论上可以获得高击穿电压,且可实现击穿电压随n型GaN漂移层厚度的增加而持续提高,是目前国内外已报道文献中击穿电压最高的一种非常有效的大功率器件结构。在实际应用中,研究者们发现在电动汽车、功率管理系统、S类功率放大器等许多
中,往往需要功率器件具有很强的反向阻断能力,也就是希望器件在关态下具有很高的负的漏极击穿电压,即反向击穿电压。而现有的传统GaN基电流孔径异质结晶体管均采用欧姆漏极,当器件漏极施加非常低的反向电压时,器件中的电流阻挡层便会失效,形成很大的漏源泄漏电流,而且随着漏极反向电压的增加,器件栅极也会正向开启,并通过很大栅电流,最终导致器件失效。因此,现有的传统GaN基电流孔径异质结晶体管均无法实现反向阻断功能。
技术实现思路
本专利技术的目的在于针对上述已有技术的不足,提供一种漏连接半超结氮化镓基垂直型异质结功率器件,以提高器件的反向击穿电压,实现反向击穿电压的可持续增加,同时减小器件的导通电阻,显著缓解器件击穿电压与导通电阻之间的矛盾,改善器件的反向击穿特性、正向导通特性和可靠性。为实现上述目的,本专利技术的技术方案是这样实现的:一、器件结构一种漏本文档来自技高网
...
漏连接半超结氮化镓基垂直型异质结功率器件

【技术保护点】
一种漏连接半超结氮化镓基垂直型异质结功率器件,包括:衬底(1)、漂移层(3)、孔径层(5)、左右两个对称的电流阻挡层(6)、沟道层(8)、势垒层(9)和肖特基漏极(15),衬底(1)的上部外延有漂移层(3),势垒层(9)上的两侧淀积有两个源极(14),两个源极(14)下方通过离子注入形成两个注入区(13),源极之间的势垒层上外延有帽层(10),帽层(10)两侧刻有两个台阶(11),帽层上面淀积有栅极(12),两个对称的电流阻挡层(6)之间形成孔径(7),其特征在于:所述衬底(1)与漂移层(3),均采用相同掺杂浓度的n型GaN材料;衬底(1)与漂移层(3)的两侧,有两个采用p型GaN材料的柱形结构,即两个P柱(2);所述P柱(2),其p型杂质的掺杂浓度与漂移层(3)相同,该P柱(2)和漂移层(3)的上部与电流阻挡层(6)和孔径层(5)的下部之间设有辅助层(4);所述肖特基漏极(15),位于衬底(1)与P柱(2)的下面,其与P柱之间的接触表现为欧姆接触特性,而与衬底(1)之间的接触表现为肖特基特性。

【技术特征摘要】
1.一种漏连接半超结氮化镓基垂直型异质结功率器件,包括:衬底(1)、漂移层(3)、孔径层(5)、左右两个对称的电流阻挡层(6)、沟道层(8)、势垒层(9)和肖特基漏极(15),衬底(1)的上部外延有漂移层(3),势垒层(9)上的两侧淀积有两个源极(14),两个源极(14)下方通过离子注入形成两个注入区(13),源极之间的势垒层上外延有帽层(10),帽层(10)两侧刻有两个台阶(11),帽层上面淀积有栅极(12),两个对称的电流阻挡层(6)之间形成孔径(7),其特征在于:所述衬底(1)与漂移层(3),均采用相同掺杂浓度的n型GaN材料;衬底(1)与漂移层(3)的两侧,有两个采用p型GaN材料的柱形结构,即两个P柱(2);所述P柱(2),其p型杂质的掺杂浓度与漂移层(3)相同,该P柱(2)和漂移层(3)的上部与电流阻挡层(6)和孔径层(5)的下部之间设有辅助层(4);所述肖特基漏极(15),位于衬底(1)与P柱(2)的下面,其与P柱之间的接触表现为欧姆接触特性,而与衬底(1)之间的接触表现为肖特基特性。2.根据权利要求1所述的器件,其特征在于肖特基漏极(15)采用功函数大于4.5eV的高功函数金属,且与P柱(2)连接。3.根据权利要求1所述的器件,其特征在于衬底(1)的厚度u为4~20μm。4.根据权利要求1所述的器件,其特征在于漂移层(3)的厚度HN为1~30μm,宽度WN为1~10μm。5.根据权利要求1所述的器件,其特征在于每个P柱(2)的宽度WP为0.5~5μm,厚度HP为漂移层(3)与衬底(1)的厚度总和。6.根据权利要求1所述的器件,其特征在于衬底(1)、P柱(2)、漂移层(3)三者采用相同的掺杂浓度,掺杂浓度范围为5×1015~5×1017cm-3。7.根据权利要求1所述的器件,其特征在于辅助层(4)采用n型GaN材料,其掺杂浓度为1×1015~1×1017cm-3,厚度L为15~40μm。8.一种制作漏连接半超结氮化镓基垂直型异质结功率器件的方法,包括如下过程:A.制作衬底(1):A1)采用掺杂浓度为5×1015~5×1017cm-3、厚度为4~20μm、宽度为2~20μm的n型GaN做衬底层;A2)在衬底层上制作一次掩模,并利用该掩模在衬底层内两侧位置注入p型杂质,以形成平均掺杂浓度为5×1015~5×1017cm-3的两个p型掺杂区,每个p型掺杂区的厚度与衬底层厚度相同,宽度WP为0.5~5μm,未进行p型掺杂的衬底层形成衬底(1),衬底(1)的宽度为1~10μm,厚度u为4~20μm;B.制作P柱(2)和厚度为HN的漂移层(3);B1)在衬底(1)和步骤A2)获得的两个p型掺杂区上第一次外延一层厚度为H1、掺杂浓度为5×1015~5×1017cm-3的n型GaN材料;B2)在步骤B1)外延的n型GaN材料上制作掩模,利用该掩模在该层n型GaN材料内的两侧位置注入p型杂质,以形成平均掺杂浓度为5×1015~5×1017cm-3的两个p型掺杂的第一区,该两个第一区的厚度为HP1,宽度为WP,H1=HP1;B3)在步骤B1)外延的n型GaN材料上部和两个第一区上第二次外延一层厚度为H2、掺杂浓度为5×1015~5×1017cm-3的n型GaN材料;B4)在步骤B3)外延的n型GaN材料上制作掩模,利用该掩模在该层n型GaN材料内的两侧位置注入p型杂质,以形成平均掺杂浓度为5×1015~5×1017cm-3的两个p型掺杂的第二区,该两个第二区的厚度为HP2,宽度为WP,H2=HP2;B5)在步骤B3)外延的n型GaN材料上部和两个第二区上第三次...

【专利技术属性】
技术研发人员:毛维石朋毫杨翠郝跃
申请(专利权)人:西安电子科技大学
类型:发明
国别省市:陕西,61

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1