一种二维类超结LDMOS器件及其制备方法技术

本发明专利技术公开了一种二维类超结LDMOS器件及其制备方法，该器件一方面采用槽型栅代替常规平面栅，同时将漏极重掺杂区延伸至与漂移区同等深度，使得漂移区超结中P柱与N柱分别接低电位与高电位，PN结在反向电场下更易耗尽；另一方面还将变掺杂思想引入新结构，将漂移区中的P柱区进行阶梯掺杂，掺杂浓度由源极至漏极逐渐降低。本发明专利技术的新型阶梯掺杂P柱区的二维类超结LDMOS结构可以消除衬底辅助耗尽效应，平衡漂移区电荷，提高器件击穿电压的同时保持了较好的导通特性；并且，工艺简单，易于制造，可进一步降低生产成本。

A two-dimensional class over junction LDMOS device and method of making the same

The invention discloses a two-dimensional super junction LDMOS device and a preparation method thereof, the device using a gate groove instead of the conventional planar gate, while the heavy doping zone extends to a drain drift region with the same depth, the drift region of super junction P column and N column are respectively connected with the low potential and high potential. PN junction more easily exhausted in the reverse electric field; on the other hand it will also introduce new ideas of varied doping structure, the P column in the drift region of step doping, the doping concentration decreased gradually from the source drain pole. The invention of the new ladder doped P column two-dimensional super junction LDMOS structure can eliminate the substrate assisted depletion effect, balance drift charge, breakdown voltage is increased while maintaining good conduction properties; and the process is simple, easy to manufacture, can further reduce the cost of production.

【技术实现步骤摘要】
一种二维类超结LDMOS器件及其制备方法
本专利技术属于半导体功率器件
，具体涉及一种二维类超结LDMOS器件及其制备方法。
技术介绍
LDMOS器件为单极型多子器件，具有良好的关断特性、高的输入阻抗、易于大规模集成等优点，在许多领域均得以广泛的应用。在LDMOS优化设计中最主要的目的之一就是在获得最大击穿电压的同时使得导通电阻尽可能小。由于这两项指标在器件设计中对于漂移区掺杂浓度和长度的参数要求是矛盾的，高的击穿电压势必会带来高的导通电阻。因此，通过对器件结构、材料等的优化来折衷击穿电压和导通电阻的矛盾始终是研究的热点。目前，国内外学者对此提出了多种新结构，如RESURFLDMOS、SJLDMOS等。对于满足RESURF条件的LDMOS，器件耐压特性得到了提高，但是其导通电阻与击穿电压仍然存在着2.5次方的比例关系，即RonµBV2.5。因此，高的导通电阻限制了LDMOS器件在高压领域的应用。超结技术的应用可以使得漂移区电场均匀分布，得到尽可能高的击穿电压，因此可以通过提高柱区的掺杂浓度来获得低导通电阻。超结技术的引进将导通电阻与击穿电压的比例关系降低为1.3次方，进一步实现了这两者之间的优化折衷，近年来研究较为广泛。但是超结技术对于工艺的要求较高，P柱区与N柱区交替掺杂相互耗尽，漂移区较厚，并且存在着较为严重的衬底辅助耗尽效应。
技术实现思路
解决的技术问题：本专利技术的目的为了解决现有超结技术对于工艺的要求较高、P柱区与N柱区交替掺杂相互耗尽、漂移区较厚、衬底辅助耗尽效应的技术问题，提供一种二维类超结LDMOS器件及其制备方法。技术方案：一种二维类超结LDMOS器件，其元胞结构包括纵向自下而上的硅衬底和半导体有源层；其中，在半导体有源层下部为N型漂移区；位于N型漂移区上、在半导体有源层表面一侧设有P-体区，P-体区内设有相邻的第一重掺杂注入区和第二重掺杂注入区，第一重掺杂注入区和第二重掺杂注入区的共同引出端为源电极；在半导体有源层表面另一侧设有第三重掺杂注入区，第三重掺杂注入区的引出端为漏电极；位于N型漂移区上、在P-体区与第三重掺杂注入区之间为P型漂移区；所述P-体区侧面设有相邻的栅氧化层和栅电极，栅电极纵向完全覆盖P-体区；栅电极与源电极之间和源电极与漏电极之间设有场氧化层。进一步地，所述硅衬底和第一重掺杂注入区为P型；第二重掺杂注入区和第三重掺杂注入区为N型。进一步地，所述第三重掺杂注入区纵向延伸至与N型漂移区同等深度。进一步地，所述P型漂移区为三阶掺杂，形成P1区、P2区和P3区，掺杂浓度逐渐降低。进一步地，所述P型漂移区的掺杂浓度为P1区3e15cm-3、P2区2e15cm-3、P3区5e14cm-3。上述二维类超结LDMOS器件的制备方法，包括以下步骤：第1步，在硅衬底上外延生长N型外延层形成N型漂移区；第2步，在N型漂移区上离子注入形成P型漂移区；第3步，利用同一窗口，先进行P阱注入硼，通过退火工艺形成结深，继续注入砷形成第二重掺杂注入区，两次注入扩散的结深之差形成P-体区；第4步，在P-体区中注入形成第一重掺杂注入区，在N型漂移区和P型漂移区右侧离子注入形成第三重掺杂注入区；第5步，在P-体区左侧刻蚀槽并形成栅氧化层，引出栅电极；第6步，在器件表面形成场氧化层，引出电极。进一步地，第2步中P型漂移区的掺杂浓度为P1区3e15cm-3、P2区2e15cm-3、P3区5e14cm-3。有益效果：1.较之普通的二维超结LDMOS结构，本专利技术的二维类超结LDMOS器件采用槽栅设计，同时重掺杂漏极与N漂移区相连，使得器件关断状态下P型漂移区和N型漂移区分别为低电位和高电位，利于漂移区的耗尽。2.与三维超结LDMOS器件相比，本专利技术的二维类超结LDMOS器件，超结区由横向的P柱区和N柱区构成，同时，P柱区采用阶梯掺杂，掺杂浓度从源端至漏端逐渐降低，一方面，阶梯掺杂的P柱区可以在结界面处引入新的电场峰值，对器件的体电场进行调制，进而提高器件耐压；另一方面，对P柱区阶梯掺杂可以提高N柱区的掺杂浓度，开态时导通电阻被进一步降低。与三维超结LDMOS器件相比，本专利技术提出的新结构工艺实现更为简单，生产成本低。附图说明图1是普通二维类超结LDMOS器件的剖面示意图；图2是本专利技术所述的一种具有均匀掺杂P柱区二维类超结LDMOS器件的剖面示意图；图3是本专利技术所述的一种具有阶梯掺杂P柱区二维类超结LDMOS器件；其中，1为硅衬底、2为N型漂移区、3为P-体区、4为栅氧化层4、6为第一重掺杂注入区、7为第二重掺杂注入区、8为第三重掺杂注入区、10为P型漂移区、13为场氧化层、Source为源电极、Drain漏电极、Gate为栅电极。具体实施方式下面对本专利技术的具体实施方式作进一步的详细描述。实施例1图2是本专利技术提出的均匀掺杂P柱区二维类超结LDMOS器件结构示意图，元胞结构包括纵向自下而上的硅衬底1和半导体有源层；在半导体有源层下部为N型漂移区2；位于N型漂移区2上、在半导体有源层表面一侧设有P-体区3，P-体区3内设有相邻的第一重掺杂注入区6和第二重掺杂注入区7，第一重掺杂注入区6和第二重掺杂注入区7的共同引出端为源电极S；在半导体有源层表面另一侧设有第三重掺杂注入区8，第三重掺杂注入区8的引出端为漏电极D；位于N型漂移区2上、在P-体区3与第三重掺杂注入区8之间为P型漂移区10；所述P-体3区侧面设有相邻的栅氧化层4，栅氧化层4的引出端为栅电极5，栅电极5纵向完全覆盖P-体区3；栅电极5与源电极S之间、源电极S与漏电极D之间设有场氧化层13。所述硅衬底1、P-体区3、第一重掺杂注入区6为P型；第二重掺杂注入区7和第三重掺杂注入区8为N型。所述第三重掺杂注入区8的柱区纵向延伸至与N型漂移区2同等深度。与普通二维类超结LDMOS器件（如图1所示）相比，本专利技术的二维类超结LDMOS器件一方面引入槽栅（Trench-Gate）结构，使得P型漂移区与源极P阱区相接，器件关断状态下P漂移区为低电位状态；另一方面，将重掺杂漏极延伸至与漂移区同等深度，与N型漂移区相接，器件在关断状态下N漂移区为高电位状态。如图2所示，关断状态下，P型漂移区与N型漂移区构成的PN结被加上反向电场，更易于电荷耗尽从而起到电压支撑作用。上述均匀掺杂P柱区二维类超结LDMOS器件的制造方法包括以下步骤（如图2所示，以n型LDMOS为例进行介绍，p型LDMOS只需将各步骤的离子注入类型相反，各部分结构的掺杂类型相反即可）：第1步，在P型硅衬底1上外延生长一定厚度的N型外延层，作为N型漂移区2；第2步，在N型外延层上离子注入形成P型漂移区10；第3步，利用同一窗口，先进行P阱注入硼，通过长时间的退火工艺使杂质向体内扩散，形成一定的结深，然后继续注入施主杂质砷形成源级接触7。由于硼比砷扩散快，两次注入扩散的结深之差就形成了P-体区3；第4步，在P-体区3中注入重掺杂区P型柱区6，在漂移区右侧离子注入形成重掺杂N型注入区8，重掺杂N型注入区8则为该LDMOS器件的漏极；第5步，在P阱左侧刻蚀槽并形成栅氧化层4，引出栅电极5；第6步，在器件表面形成场氧化层11，引出电极9。高的击穿电压与低的导通电阻对LDMOS器件而言是十分重要的性能指标，为了实现击本文档来自技高网...

【技术保护点】
一种二维类超结LDMOS器件，元胞结构包括纵向自下而上的硅衬底（1）和半导体有源层；其特征在于：在半导体有源层下部为N型漂移区（2）；位于N型漂移区（2）上、在半导体有源层表面一侧设有P‑体区（3），P‑体区（3）内设有相邻的第一重掺杂注入区（6）和第二重掺杂注入区（7），第一重掺杂注入区（6）和第二重掺杂注入区（7）的共同引出端为源电极；在半导体有源层表面另一侧设有第三重掺杂注入区（8），第三重掺杂注入区（8）的引出端为漏电极；位于N型漂移区（2）上、在P‑体区（3）与第三重掺杂注入区（8）之间为P型漂移区（10）；所述P‑体（3）区侧面设有相邻的栅氧化层（4），栅氧化层（4）的引出端为栅电极，栅电极纵向完全覆盖P‑体区（3）；栅电极与源电极之间和源电极与漏电极之间设有场氧化层（13）。

【技术特征摘要】
1.一种二维类超结LDMOS器件，元胞结构包括纵向自下而上的硅衬底（1）和半导体有源层；其特征在于：在半导体有源层下部为N型漂移区（2）；位于N型漂移区（2）上、在半导体有源层表面一侧设有P-体区（3），P-体区（3）内设有相邻的第一重掺杂注入区（6）和第二重掺杂注入区（7），第一重掺杂注入区（6）和第二重掺杂注入区（7）的共同引出端为源电极；在半导体有源层表面另一侧设有第三重掺杂注入区（8），第三重掺杂注入区（8）的引出端为漏电极；位于N型漂移区（2）上、在P-体区（3）与第三重掺杂注入区（8）之间为P型漂移区（10）；所述P-体（3）区侧面设有相邻的栅氧化层（4），栅氧化层（4）的引出端为栅电极，栅电极纵向完全覆盖P-体区（3）；栅电极与源电极之间和源电极与漏电极之间设有场氧化层（13）。2.根据权利要求1所述的二维类超结LDMOS器件，其特征在于：所述硅衬底（1）和第一重掺杂注入区（6）为P型；第二重掺杂注入区（7）和第三重掺杂注入区（8）为N型。3.根据权利要求1所述的二维类超结LDMOS器件，其特征在于：所述第三重掺杂注入区（8）纵向延伸至与N型漂移区（2）同等深度。4...

【专利技术属性】
技术研发人员：袁晴雯，成建兵，周骏，
申请(专利权)人：南京邮电大学，
类型：发明
国别省市：江苏,32