半导体结构及其形成方法技术

技术编号:15705756 阅读:313 留言:0更新日期:2017-06-26 15:33
本发明专利技术的实施例提供了一种半导体结构及其制造方法。该半导体结构包括存储区。存储区包括底部通孔、BV上的再生层、再生层上的底部电极、底部电极上的磁性隧道结层、以及MTJ层上的顶部电极。再生层的材料不同于BV的材料。

Semiconductor structure and method of forming the same

Embodiments of the present invention provide a semiconductor structure and a method of manufacturing the same. The semiconductor structure includes a storage area. The storage area includes a bottom through-hole, a regeneration layer on the BV, a bottom electrode on the regeneration layer, a magnetic tunnel junction on the bottom electrode, and a top electrode on the MTJ layer. The material of the regeneration layer is different from that of BV.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术的实施例涉及半导体领域,更具体地涉及半导体结构及其形成方法。
技术介绍
在用于包括收音机、电视机、手机和个人计算器件的电子应用的集成电路中使用半导体。众所周知的半导体器件的一种类型是半导体存储器件,诸如动态随机存取存储器(DRAM)、或闪速存储器,两者皆使用电荷存储信息。半导体存储器件中最新的发展涉及结合半导体技术以及磁性材料和器件的自旋电子(spinelectronic)。电子的自旋极化(spinpolarization),而不是电子的电荷,用于指示“1”或“0”的状态。一种这样的自旋电子器件是自旋扭矩转移(spintorquetransfer,STT)磁性隧道结(MTJ)器件。MTJ器件包括自由层、隧道层、和钉扎层。可以通过应用穿过隧道层的电流颠倒自由层的磁化方向,这造成自由层内的注入的极化的电子在自由层的磁化上施加所谓的自旋扭矩。钉扎层具有固定的磁化方向。当电流在从自由层至钉扎层的方向上流动时,电子在相反的方向上流动,即,从钉扎层至自由层。在通过钉扎层之后,电子被极化至钉扎层的同一磁化方向;流经隧道层;以及然后至自由层内且在自由层中积累。最终,自由层的磁化与钉扎层的磁化平行,且MTJ器件将处于低电阻状态。由电流造成的电子注入被称为主注入(majorinjection)。当应用从钉扎层至自由层流动的电流时,电子在从自由层至钉扎层的方向上流动。具有与钉扎层的极化方向相同的极化的电子能够流经隧道层且至钉扎层中。相反地,具有与钉扎层的磁化不同的极化的电子将被钉扎层反射(阻挡)且将在自由层中累积。最后,自由层的磁化变成与钉扎层的磁化反平行(anti-parrallel),且MTJ器件将处于高电阻状态。由电流造成的相应的电子注入被称为副注入(minorinjection)。
技术实现思路
本专利技术的实施例提供了一种半导体结构,包括存储区,所述存储区包括:底部通孔(BV);再生层,位于所述底部通孔上;底部电极,位于所述再生层上;磁性隧道结(MTJ)层,位于所述底部电极上;顶部电极,位于所述磁性隧道结层上,其中,所述再生层的材料不同于所述底部通孔的材料。本专利技术的实施例还提供了一种磁性随机存取存储器(MRAM)结构,包括:底部通孔(BV);底部电极,位于所述底部通孔上方;磁性隧道结(MTJ)层,位于所述底部电极上;顶部电极,位于所述磁性隧道结层上,其中,所述磁性隧道结层的粗糙度小于本专利技术的实施例还提供了一种用于制造半导体结构的方法,所述方法包括:通过第一沉积形成底部通孔(BV);在所述底部通孔的顶面上执行化学机械抛光(CMP);通过第二沉积在所述底部通孔上形成再生层;以及在所述底部通孔上方形成磁性隧道结(MTJ)层,其中,所述再生层的厚度在从至的范围内。附图说明当结合附图进行阅读时,根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是,根据工业中的标准实践,对各种部件没有按比例绘制。实际上,为了清楚的讨论,各种部件的尺寸可以被任意增大或缩小。图1是根据本专利技术的一些实施例的半导体结构的截面图。图2至图18是根据本专利技术的一些实施例的在各个阶段制造的CMOS-MEMS结构的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然,这些仅仅是实例,而不旨在限制本专利技术。例如,在以下描述中,在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例,并且也可以包括在第一部件和第二部件之间可以形成额外的部件,从而使得第一部件和第二部件可以不直接接触的实施例。此外,本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的,并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且,为便于描述,在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语,以便于描述如图所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外,空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上),而在此使用的空间相对描述符可以同样地作相应的解释。尽管阐释本专利技术宽泛范围的数值范围和参数是近似值,但是尽可能精确地报告特定实例中所阐释的数值。然而,任何数值固有地包含某些必然误差,该误差由各自的测试测量结果中发现的标准偏差产生。同样,正如此处使用的术语“约”一般指在给定值或范围的10%、5%、1%或0.5%内。或者,术语“约”意味着在本领域普通的技术人员可以考虑到的可接受的平均标准误差内。除了在操作/工作实例中,或者除非明确指出,否则应该理解,通过术语“约”修改所有示例中的所有的数值范围、数量、值和百分比(诸如用于本文所公开的材料的数量、持续时间、温度、操作条件、比率大小等)。因此,除非有相反规定,本专利技术和所附权利要求所阐释的数值参数是可以根据要求改变的近似值。至少,每个数值参数都应该至少被解释为根据所报告的有效数字的数目,并应用普通的四舍五入技术。此处范围可以表示为从一个端点到另一个端点或在两个端点之间。此处公开的所有范围都包括端点,除非另有说明。已经持续地开发CMOS结构中的嵌入式MRAM单元。具有嵌入式MRAM单元的半导体电路包括MRAM单元区和与MRAM单元区分离的逻辑区。例如,MRAM单元区可以位于前述半导体电路的中心处,而逻辑区可以位于半导体电路的周边。注意,之前的陈述不旨在限制。关于MRAM单元区和逻辑区的其它布置包含在本专利技术所考虑的范围内。在MRAM单元区中,可以在MRAM结构下方设置晶体管结构。在一些实施例中,MRAM单元嵌入在后段制程(BEOL)操作中制备的金属化层中。例如,在一些实施例中,在MRAM单元区和在逻辑区中的晶体管结构设置在在前段制程操作中制备的共同的半导体衬底中,且上述两个区中基本上相同。MRAM单元可以嵌入金属化层的任何位置中,例如,在平行于半导体衬底的表面的水平分布的邻近的金属线层之间。例如,嵌入式MRAM可以位于MRAM单元区中的第四金属线层和第五金属线层之间。水平地偏移至逻辑区,第四金属线层通过第四金属通孔连接至第五金属线层。换言之,考虑到MRAM单元区和逻辑区,嵌入式MRAM占据第五金属线层和第四金属通孔的至少一部分的厚度。在本文中,金属线层的规定的数量没有限制。一般地,本领域的普通技术人员能够理解,MRAM位于第N金属线层和第(N+1)金属线层之间,其中,N是大于或等于1的整数。嵌入式MRAM包括由铁磁材料组成的磁性隧道结(MTJ)。底部电极和顶部电极电耦合至MTJ以用于信号/偏压(bias)传输。接着先前提供的实例,底部电极还连接至第N金属线层,而顶部电极还连接至第(N+1)金属线层。参考图1,图1是根据本专利技术的一些实施例的半导体结构10的截面图。半导体结构10可以是包括MRAM单元区100A和逻辑区100B的半导体电路。MRAM单元区100A和逻辑区100B中的每个都具有位于半导体衬底100中的晶体管结构101。在一些实施例中,在MRAM单元区100A中和逻辑区100B中的晶体管结构101基本上相同。在一些实施例中,例如,半导体衬底100可以是但不限于硅衬本文档来自技高网
...
半导体结构及其形成方法

【技术保护点】
一种半导体结构,包括存储区,所述存储区包括:底部通孔(BV);再生层,位于所述底部通孔上;底部电极,位于所述再生层上;磁性隧道结(MTJ)层,位于所述底部电极上;顶部电极,位于所述磁性隧道结层上,其中,所述再生层的材料不同于所述底部通孔的材料。

【技术特征摘要】
2015.12.15 US 14/969,6971.一种半导体结构,包括存储区,所述存储区包括:底部通孔(BV);再生层,位于所述底部通孔上;底部电极,位于所述再生层上;磁性隧道结(MTJ)层,位于所述底部电极上;顶部电极,位于所述磁性隧道结层上,其中,所述再生层的材料不同于所述底部通孔的材料。2.根据权利要求1所述的半导体结构,其中,所述再生层的材料不同于所述底部电极的材料。3.根据权利要求1所述的半导体结构,其中,所述底部通孔包括TiN、TaN或它们的组合。4.根据权利要求1所述的半导体结构,其中,所述底部电极包括TiN、TaN、Ta、Ru或它们的组合。5.根据权利要求1所述的半导体结构,其中,所述再生层包括TiN、TaN、W、Al、Ni、C...

【专利技术属性】
技术研发人员:庄学理陈侠威王宏火芍沈桂弘
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1