半导体存储器件的制造方法技术

本发明专利技术提供一种半导体存储器的制造方法，包括：提供一半导体衬底；在半导体衬底对应字线区的位置上形成第一光罩，定义字线区的位置，并光刻形成第一掩模图形；侧向刻蚀第一掩模图形；对所述第一介质层进行刻蚀，形成第一硬掩膜图形；进行离子注入，形成第一掺杂区；在半导体衬底上形成第二介质层；在第二介质层上形成第二光罩，定义浮栅区的位置，并光刻形成第二掩模图形，刻蚀第二介质层形成多个第二硬掩模图形；进行离子注入，形成第二掺杂区，通过调整字线硬掩膜刻蚀和字线区离子注入的次序，对掩膜图形进行侧向刻蚀，所小区覆盖面积，从而使得存储区离子注入和字线区离子注入的面积能100％覆盖整个存储器件，从而改善了存储器件的均匀不好，沟道电流受到影响的问题，提高了半导体器件的可靠性。

Method for manufacturing semiconductor memory device

The present invention provides a method for manufacturing a semiconductor memory, which includes providing a semiconductor substrate; forming a first mask on a semiconductor substrate corresponding word line region position, define the word line location, and forming a first lithography mask pattern; lateral etching the first mask pattern; etching on the first dielectric layer is formed. The first hard mask pattern; ion implantation, forming a first doped region; forming a second dielectric layer on a semiconductor substrate; forming a second mask on the second dielectric layer, define the floating gate location, and formed second lithography mask pattern, etching the second dielectric layer is formed over the second hard mask pattern; ion implantation and the second doped region is formed, by adjusting the word line hard mask film etching and ion implantation word line sequence, to mask pattern of lateral etching, the cell coverage area Thus, the storage area of ion implantation and ion implantation of the word line area covers 100% of the total area of the storage device, thereby improving the storage device uniformity is not good, the channel current is affected by the problem, improve the reliability of the semiconductor device.

【技术实现步骤摘要】
半导体存储器件的制造方法
本专利技术提供一个半导体器件的制造方法，尤其涉及一种半导体存储器件的制造方法。
技术介绍
在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路。其中存储器件在集成电路产品中占了相当大的比例，如RAM(随机存储器)、DRAM(动态随机存储器)、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(快闪存储器)和FRAM(铁电存储器)等。存储器中的快闪存储器的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。其中，存储单元主要是由用来存储电荷的浮栅(FloatingGate)与用来控制数据存储的控制栅(ControlGate)所构成，控制栅设置于浮栅之上且二者之间以阻挡氧化层相隔，同时浮栅与半导体衬底之间以隧穿氧化层相隔，字线单元与存储单元相邻设置，且字线栅与浮栅平行分布，用于控制存储单元的开启。如图1所示，根据现有技术的闪存分栅单元结构包括位于衬底100中的漏极及源极(未具体示出)；源极上方的双栅结构500中依次形成有第一浮栅520、第一控制栅510，漏极的双栅结构600中上方依次形成有第二浮栅620、第二控制栅610；所述衬底10上还形成有位于所述第一浮栅和第二浮栅之间的选择栅400(即字线)；每个闪存分栅单元结构的第一浮栅520、第一控制栅510、第二浮栅620和第二控制栅610与所述选择栅之间还形成有一层氧化层700，以便进行隔离，在第一浮栅和第二浮栅之间具有字线栅。在超快闪(SuperFlash)制造工艺流程中，我们通常用WLSP光罩来定义存储单元(Flashcell)区，并进行离子注入，出于成本降低的目的，现有技术中很多产品做了WLSP光罩减版，从而字线单元的离子注入是在GSTI(区分存储器件中浮栅区域和字线区域的光罩)之后，而存储单元的离子注入是在FGSN(浮栅的光罩)和刻蚀之后。也就是，传统的工艺：“GSTIPHOTO→CellIMP→GSTIEtch”+“FGSNPhoto/Etch→CellIMP”，GSTI和FGSN的工艺窗口的形成需要两个不同光罩和刻蚀工艺，出于GSTI和FGSN光罩本身工艺设计要求，GSTI和FGSN的两者的光罩之间一般存在0.05μm～0.25μm的间隙，所以两个光罩面积不能完全覆盖我们的闪存器件所在区域，从而使得离子注入的过程不能覆盖整个存储器件区域，从而导致闪存器件的均匀不好，沟道电流受到影响。
技术实现思路
为解决上述技术问题，本专利技术提供了一种半导体存储器件的制造方法，改善了闪存器件的沟道电流的问题，提高了半导体器件的可靠性。一种半导体存储器的制造方法，包括：提供一半导体衬底，在所述半导体衬底，在所述半导体衬底上具有第一介质层；在半导体衬底对应字线区的位置上形成第一光罩，定义字线区的位置，并光刻形成第一掩模图形；侧向刻蚀第一掩模图形；对所述第一介质层进行刻蚀，形成第一硬掩膜图形；进行离子注入，形成第一掺杂区；在半导体衬底上形成第二介质层；在第二介质层上形成第二光罩，定义浮栅区的位置，并光刻形成第二掩模图形；刻蚀第二介质层形成多个第二硬掩模图形；进行离子注入，形成第二掺杂区。优选的，所述第一介质层为氮化硅；优选的，所述第二介质层为氮化硅；优选的，所述第一掩膜图形和第二掩模图形为光刻胶材料。优选的，所述第一掩模图形侧向刻蚀是采用氧气灰化的工艺。优选的，所述第一掩模图形去除是采用紫外线照射。优选的，所述第一硬掩膜图形刻蚀是采用干法等离子体刻蚀。优选的，所述第二硬掩模图形刻蚀是采用干法等离子体刻蚀。优选的，在离子注入形成存储区之后还包括去除第二掩模图形。优选的，所述去除第二掩模图形是采用氧气灰化的工艺。本专利技术的与现有技术相比，优点在于：通过调整字线区对应位置的掩膜刻蚀和第一掺杂区离子注入的次序，并在第一掺杂区离子注入前对第一掩膜图形进行侧向刻蚀，从而使得第一掺杂区离子注入和第二掺杂区离子注入的面积能100％覆盖整个存储器件，从而改善了存储器件的均匀不好，沟道电流受到影响的问题，提高了半导体器件的可靠性。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。图1为现有半导体存储器件的结构示意图；图2为本专利技术的半导体存储器件的制造方法流程图；图3～图6为本专利技术的半导体存储器件的制造方法示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。现有的存储器件的存储区的浮栅和字线的工艺窗口的形成需要两个不同光刻工艺以及两次刻蚀工艺，出于浮栅和浮栅硬掩膜光刻本身工艺设计要求，字线区硬掩膜光刻和浮栅区硬掩膜光刻的两者的光罩之间一般存在0.05μm～0.25μm的间隙，所以两个光罩面积不能完全覆盖我们的闪存器件所在区域，从而使得离子注入的过程不能覆盖整个存储器件区域，从而导致闪存器件的均匀不好，沟道电流受到影响。从而专利技术人通过研究想到利用调整字线区硬掩膜刻蚀和字线区离子注入的次序，并在字线区离子注入前对掩模图形做刻蚀，从而使得字线区离子注入和存储区离子注入的面积能100％覆盖整个存储器件，从而改善了存储器件的均匀不好，沟道电流受到影响的问题，提高了半导体器件的可靠性。为使本专利技术的目的、特征更明显易懂，下面结合附图对本专利技术的具体实施方式作进一步的说明，然而，本专利技术可以用不同的形式实现，不应只是局限在所述的实施例。图2为本专利技术的半导体存储器件的制造方法流程图；图3～图6为本专利技术的半导体存储器件的制造方法示意图。下面结合图2～图6，对本专利技术半导体存储器件的实施例进行详细说明。参考图2，本实施例提供了一种半导体存储器的制造方法，包括：S21，提供一半导体衬底，；S22，在半导体衬底对应字线区的位置上形成第一光罩，定义字线区的位置，并光刻形成第一掩模图形；S23，侧向刻蚀第一掩模图形；S24，对所述第一介质层进行刻蚀，形成第一硬掩膜图形；S25，进行离子注入，形成第一掺杂区；S27，在半导体衬底上形成第二光罩，定义浮栅区的位置，并光刻形成第二掩模图形，刻蚀第二介质层形成多个第二硬掩模图形；S28，进行离子注入，形成第二掺杂区。首先，参考图3，执行步骤S21，提供一半导体衬底100，通过浅沟槽隔离结构工艺，利用浅沟槽隔离结构(STI)在半导体衬底100区分浮栅区和字线区的位置；优选的，在半导体衬底100上沉积有第一介质层101。接着，参考图4，执行步骤S22，在第一介质层101上形成第一光罩，在本实施例中，第一光罩为GSTI(区分存储器件中浮栅区域和字线区域的光罩)，用于定义字线区的对应位置本文档来自技高网...

【技术保护点】
一种半导体存储器件的制造方法，其特征在于，包括步骤：提供一半导体衬底，在所述半导体衬底，在所述半导体衬底上具有第一介质层；在半导体衬底对应字线区的位置上形成第一光罩，定义字线区的位置，并光刻形成第一掩模图形；侧向刻蚀第一掩模图形；对所述第一介质层进行刻蚀，形成第一硬掩膜图形；进行离子注入，形成第一掺杂区；在半导体衬底上形成第二介质层；在第二介质层上形成第二光罩，定义浮栅区的位置，并光刻形成第二掩模图形；刻蚀第二介质层形成多个第二硬掩模图形；进行离子注入，形成第二掺杂区。

【技术特征摘要】
1.一种半导体存储器件的制造方法，其特征在于，包括步骤：提供一半导体衬底，在所述半导体衬底，在所述半导体衬底上具有第一介质层；在半导体衬底对应字线区的位置上形成第一光罩，定义字线区的位置，并光刻形成第一掩模图形；侧向刻蚀第一掩模图形；对所述第一介质层进行刻蚀，形成第一硬掩膜图形；进行离子注入，形成第一掺杂区；在半导体衬底上形成第二介质层；在第二介质层上形成第二光罩，定义浮栅区的位置，并光刻形成第二掩模图形；刻蚀第二介质层形成多个第二硬掩模图形；进行离子注入，形成第二掺杂区。2.根据权利要求1所述的半导体存储器件的制造方法，其特征在于，所述第一介质层为氮化硅；3.根据权利要求1所述的半导体存储器件的制造方法，其特征在于，所述第二介质层为氮化硅；4.根据权利要求1所述的半导体存储器件的制造方法...

【专利技术属性】
技术研发人员：黄冲，李志国，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31