鳍式场效晶体管的制作方法技术

一种鳍式场效晶体管的制作方法，包括：图案化衬底以形成多个沟槽以及位于沟槽之间的半导体鳍片。于沟槽内形成多个绝缘体，并且形成第一介电层以覆盖半导体鳍片与绝缘体。于第一介电层上形成拟栅极条。于拟栅极条的侧壁上形成多个间隙物拟栅极条。移除拟栅极条与位于其下方的第一介电层直到间隙物的侧壁、半导体鳍片的一部分以及绝缘体的多个部分被暴露出来。形成第二介电层以顺应地覆盖间隙物的侧壁、半导体鳍片被暴露出来的部分以及绝缘体被暴露出来的部分，其中第一介电层的厚度小于第二介电层的厚度。于第二介电层上以及间隙物之间形成栅极。

Method for manufacturing fin type field effect transistor

A method of manufacturing a fin type field effect transistor includes patterning a substrate to form a plurality of trenches and a semiconductor fin located between the trenches. A plurality of insulators are formed in the trench, and a first dielectric layer is formed to cover the semiconductor fins and insulators. A quasi grid bar is formed on the first dielectric layer. A plurality of gap quasi grid bars are formed on the sidewalls of the quasi gate bars. Removing the quasi gate bar and the first dielectric layer below it until the sidewalls of the gap, a portion of the semiconductor fin, and a plurality of portions of the insulator are exposed. The side wall of the semiconductor fin, a second dielectric layer is formed to cover the gap to conform to the material to be exposed part of the insulator and exposed part of the first dielectric layer is less than the thickness of the second dielectric layer thickness. A gate is formed between the second dielectric layer and the interstitial material.

【技术实现步骤摘要】
鳍式场效晶体管的制作方法
本专利技术一实施例是有关于一种鳍式场效晶体管及其制作方法。
技术介绍
由于半导体器件的尺寸不断缩小，三维多栅极结构，例如鳍式场效晶体管(FinFET)已被开发，以取代平面互补金属氧化物半导体(CMOS)器件。鳍式场效晶体管的结构特征为硅基鳍片(siliconbasedfin)从衬底的表面垂直延伸，并且栅极会围绕由鳍片所形成的导电信道，以对信道进一步提供更好的电气控制。以具有短信道(即信道长度小于50奈米)的鳍式场效应晶体的栅极替换工艺为例，覆盖硅基鳍片的部分氧化物层需要被过度蚀刻，以使得后续的高介电常数介电层和栅极的沉积具有更好的工艺窗口(processwindow)。然而，氧化物层的高蚀刻量会导致金属栅极的漏电路径和挤出路径产生。
技术实现思路
一种鳍式场效晶体管的制作方法，包括：图案化衬底以形成多个位于衬底内的沟槽以及位于沟槽之间的半导体鳍片；于沟槽内形成多个绝缘体；形成第一介电层以覆盖半导体鳍片与绝缘体；于第一介电层上形成拟栅极条，拟栅极条的长度方向不同于半导体鳍片的长度方向；于拟栅极条的多个侧壁上形成一对间隙物；移除拟栅极条与位于其下方的第一介电层直到间隙物的多个侧壁、半导体鳍片的一部分以及绝缘体的多个部分被暴露出来；形成第二介电层以顺应地覆盖间隙物的侧壁、半导体鳍片被暴露出来的部分以及绝缘体被暴露出来的部分，其中第一介电层的厚度小于第二介电层的厚度；以及于第二介电层上以及间隙物之间形成栅极。附图说明包含附图以便进一步理解本专利技术，且附图并入本说明书中并构成本说明书的一部分。附图说明本专利技术的实施例，并与描述一起用于解释本专利技术的原理。图1绘示为根据一些实施例的一种半导体器件的制作方法的流程图。图2A至图2L是根据一些实施例的一种半导体器件的制造方法的透视图。附图标号说明200、200a：衬底202a：接垫层202a’：图案化接垫层202b：掩模层202b’：图案化掩模层204：图案化光刻胶层206：沟槽208：半导体鳍片210：绝缘材料210a：绝缘体212：第一介电层214a：第一拟栅极条214b：第二拟栅极条216a：第一间隙物216b：第二间隙物218：层间介电层220：第二介电层222a：第一栅极222b：第二栅极C1：第一凹槽C2：第二凹槽D1、D2：长度方向G1：第一间隙G2：第二间隙H：高度差S：间隙T1：上表面T2：顶表面SW：侧壁W1：第一宽度W2：第二宽度W3、W4：宽度S10、S12、S14、S16、S18、S20、S22、S24、S26：步骤。具体实施方式以下揭露内容提供用于实施所提供的目标之不同特征的许多不同实施例或实例。以下所描述的构件及配置的具体实例是为了以简化的方式传达本专利技术为目的。当然，这些仅仅为实例而非用以限制。举例来说，于以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征与第一特征形成为直接接触的实施例，且亦可包括第二特征与第一特征之间可形成有额外特征使得第二特征与第一特征可不直接接触的实施例。此外，本专利技术在各种实例中可使用相同的器件符号及/或字母来指代相同或类似的部件。器件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例及/或配置本身之间的关系。另外，为了易于描述附图中所绘示的一个构件或特征与另一器件或特征的关系，本文中可使用例如「在…下」、「在…下方」、「下部」、「在…上」、「在…上方」、「上部」及类似术语的空间相对术语。除了附图中所绘示的定向之外，所述空间相对术语意欲涵盖器件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地做出解释。本专利技术的实施例中所揭露的半导体器件的制作方法，而前述的半导体器件包括至少一个长通道的鳍式场效晶体管以及至少一个短通道的鳍式场效晶体管。在本专利技术的某些实施例中，半导体器件可形成块状硅衬底(bulksiliconsubstrates)上。当然，半导体器件亦可以选择地形成在绝缘体上硅(silicon-on-insulator，SOI)衬底或绝缘体上锗(germanium-on-insulator，GOI)衬底上。此外，根据实施例，硅衬底可以包括其它导电层或其它半导体器件，例如晶体管、二极管或类似物。上述的实施例并不限于此。请参考图1，其依据本专利技术的一些实施例绘示出一种半导体器件的制作方法的流程图。所述的制作方法至少包括步骤S10、步骤S12、步骤S14、步骤S16、步骤S18、步骤S20、步骤S22、步骤S24以及步骤S26。首先，在步骤S10中，提供衬底，接着，图案化衬底以形成多个沟槽以及多个位于沟槽之间的半导体鳍片。在步骤S12中，于沟槽内形成多个绝缘体。前述的绝缘体例如是用以绝缘半导体鳍片的浅沟槽隔离(shallowtrenchisolation，STI)结构。在步骤S14中，形成第一介电层以覆盖半导体鳍片以及绝缘体。在步骤S16中，于第一介电层上形成至少一第一拟栅极条与至少一第二拟栅极条，其中第一拟栅极条的长度方向与第二拟栅极条的长度方向不同，而第一拟栅极条的宽度小于第二拟栅极条的宽度。第一拟栅极条与第二拟栅极条为导电条，例如是多晶硅条。在步骤S18中，于第一拟栅极条与第二拟栅极条上分别形成一对第一间隙物与一对第二间隙物。在步骤S20中，移除第一拟栅极条而形成第一凹槽。在步骤S22中，移除第二拟栅极条与位于其下方的第一介电层直到暴露出第二间隙物的侧壁、半导体鳍片的部分以及绝缘体的部份而形成第二凹槽。在步骤S24中，于第二凹槽内顺应地形成一第二介电层，以覆盖第二间隙物的侧壁、半导体鳍片被暴露出来的部分以及绝缘体被暴露出来的部分，其中第一介电层的厚度小于第二介电层的厚度。前述的第二介电层例如是透过原子层沉积(ALD)、化学气相沉积(CVD)或物理气相沉积(PVD)所形成。在步骤S26中，于第一凹槽内形成第一栅极，并且于第二介电层上以及第二凹槽内形成第二栅极。如图1所示，第一拟栅极条的移除是在第二拟栅极条的移除之前进行。然而，移除第一拟栅极条与第二拟栅极条的顺序并不限于此。图2A绘示为半导体器件于制作方法的不同阶段中的一个阶段的透视图。在图1的步骤S10与图2A中，提供衬底200。于一实施例中，衬底200包括结晶硅衬底(如晶圆)。衬底200可依据设计需求而包括多种掺杂区(例如是p型衬底或n型衬底)。于其他实施例中，掺杂区可掺杂有p型与/或n型掺质。举例来说，掺杂区可掺杂有p型掺质，例如是硼或二氟化硼(BF2)；而n型掺质，例如是磷、砷、与/或上述的组合。掺杂区可以被配置为n型的鳍式场效晶体管、p型鳍式场效晶体管或上述的组合。于其他实施例中，衬底200可以由一些其它适合的元素半导体，如钻石或锗；适合的化合物半导体，如砷化镓、碳化硅、砷化铟或磷化铟；或者适合的合金半导体，如碳化硅锗(silicongermaniumcarbide，SiGeC)、磷化砷镓(galliumarsenicphosphide)或磷化铟镓(galliumindiumphosphide)所组成。于一实施例中，于衬底200上依序形成接垫层202a与掩模层202b。接垫层202a例如是透过热氧化工艺所形成的氧化硅薄膜。接垫层202可以作为衬底200与掩本文档来自技高网...

【技术保护点】
一种鳍式场效晶体管的制作方法，其特征在于，包括：图案化衬底以形成多个位于所述衬底内的沟槽以及位于所述多个沟槽之间的半导体鳍片；于所述多个沟槽内形成多个绝缘体；形成第一介电层以覆盖所述半导体鳍片与所述多个绝缘体；于所述第一介电层上形成拟栅极条，所述拟栅极条的长度方向不同于所述半导体鳍片的长度方向；于所述拟栅极条的多个侧壁上形成一对间隙物；移除所述拟栅极条与位于所述拟栅极条下方的所述第一介电层直到所述一对间隙物的多个侧壁、所述半导体鳍片的一部分以及所述多个绝缘体的多个部分被暴露出来；形成第二介电层以顺应地覆盖所述间隙物的侧壁、所述半导体鳍片被暴露出来的所述部分以及所述绝缘体被暴露出来的部分，其中所述第一介电层的厚度小于所述第二介电层的厚度；以及于所述第二介电层上以及所述一对间隙物之间形成栅极。

【技术特征摘要】
2015.12.15 US 14/968,9161.一种鳍式场效晶体管的制作方法，其特征在于，包括：图案化衬底以形成多个位于所述衬底内的沟槽以及位于所述多个沟槽之间的半导体鳍片；于所述多个沟槽内形成多个绝缘体；形成第一介电层以覆盖所述半导体鳍片与所述多个绝缘体；于所述第一介电层上形成拟栅极条，所述拟栅极条的长度方向不同于所述半导体鳍片的长度方向；于...

【专利技术属性】
技术研发人员：张哲诚，林志翰，曾鸿辉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71