实现无缝钴间隙填充的方法技术

提供用于在半导体器件的接触结构中沉积接触金属层的方法。在一个实施方式中，提供一种沉积接触金属层以用于形成半导体器件中的接触结构的方法。所述方法包括进行循环金属沉积工艺以在基板上沉积接触金属层和对设置在基板上的接触金属层进行退火。所述循环金属沉积工艺包括使基板暴露于沉积前驱物气体混合物以在基板上沉积接触金属层的一部分，使所述接触金属层的所述部分暴露于等离子体处理工艺，并重复使基板暴露于沉积前驱物气体混合物和使所述接触金属层的所述部分暴露于等离子体处理工艺的步骤，直到达到所述接触金属层的预定厚度。

Method for realizing seamless cobalt gap filling

A method for depositing a contact metal layer in a contact structure of a semiconductor device is provided. In one embodiment, a method of depositing a contact metal layer for forming a contact structure in a semiconductor device is provided. The method includes carrying out a cyclic metal deposition process to deposit a contact metal layer on the substrate and to anneal the contact metal layer disposed on the substrate. The circular metal deposition process includes exposing the substrate to a deposition precursor gas mixture to a portion of the contact metal layer is deposited on the substrate, wherein the contact part of the metal layer is exposed to the plasma treatment process, and repeat the part to expose the substrate deposition precursor gas mixture and make the contact the metal layer is exposed to the plasma treatment process steps, until it reaches the predetermined thickness of the contact metal layer.

【技术实现步骤摘要】
实现无缝钴间隙填充的方法本申请是申请日为2013年2月6日、申请号为201380014720.7、专利技术名称为“实现无缝钴间隙填充的方法”的专利技术专利申请的分案申请。
本专利技术的实施方式大体涉及半导体制造工艺领域，更具体地，涉及用于在半导体器件的接触结构中沉积接触金属层的方法。
技术介绍
集成电路可包括一百万个以上的微电子场效应晶体管(例如，互补金属氧化物半导体(CMOS)场效应晶体管)，这些晶体管形成在基板(例如，半导体晶片)上且共同合作以执行电路内的各种功能。可靠地制造次半微米(sub-halfmicron)和更小的特征结构是制造下一代半导体器件的超大规模集成电路(VLSI)和特大规模集成电路(ULSI)的关键技术之一。然而，当集成电路技术被推向极限时，欲不断缩小VLSI和ULSI技术中的互连线(interconnects)尺寸在处理能力上有着额外的要求。可靠地形成栅极图案对于集成电路的成功并持续致力于提高电路密度和各别基板和芯片(die)的品质而言相当重要。随着特征结构尺寸越来越小，对于较高深宽比(aspectratio)(定义为所述特征结构的深度与宽度之间的比例)的要求也稳定提高至20:1，甚至更高。当在具有小的几何形状(诸如具有约20:1的深宽比或更小的几何形状)的接触结构中沉积接触金属层时，可能发生各式各样的问题。例如，当过孔具有小于50nm的临界尺寸或具有大于10:1的深宽比时，使用传统的PVD工艺所沉积的接触金属层经常遭遇阶梯覆盖不良、悬突(overhang)和在过孔或沟槽内形成空隙(void)的情况。过孔或沟槽的底部和侧壁上沉积不足亦可能造成沉积不连续，从而导致器件短路或互连形成不良。此外，接触金属层对于下方的含硅层可能具有较差的附着力，导致所述接触金属层从基板和后续的导电金属层上剥落。随着晶体管密度的增加和随之而来金属接触截面的减少，要使用现有的低电阻率钨(W)集成方案以满足接触电阻的要求将极具挑战性。在钨接触集成方案中必须使用高电阻率粘附层(例如，B2H6成核作用)和阻挡层(例如，TiN)，导致接触电阻升高，使得钨接触集成方案对于小于22纳米的节点技术而言是缺乏吸引力的选项。因此，需要一种用于在高深宽比特征结构中形成接触金属层的改进方法。
技术实现思路
本专利技术的实施方式大体涉及半导体制造工艺领域，更具体地，涉及用于在半导体器件的接触结构中沉积接触金属层的方法。在某些实施方式中，提供一种沉积接触金属层以用于形成半导体器件中的接触结构的方法。所述方法包括进行循环金属沉积工艺以在基板上沉积接触金属层，并对设置在所述基板上的接触金属层进行退火。所述循环金属沉积工艺包括使所述基板暴露于沉积前驱物气体混合物，以在所述基板上沉积所述接触金属层的一部分，使所述接触金属层的所述部分暴露于等离子体处理工艺，以及重复进行使所述基板暴露于沉积前驱物气体混合物的步骤及使所述接触金属层的所述部分暴露于等离子体处理工艺的步骤，直到达到所述接触金属层的预定厚度。在某些实施方式中，提供一种沉积接触金属层以用于形成半导体器件中的接触结构的方法。所述方法包括进行阻挡层沉积工艺以在基板上沉积阻挡层，进行润湿层沉积以在所述基板上沉积润湿层，以及进行循环金属沉积工艺以在所述基板上沉积接触金属层。所述循环金属沉积工艺包括使所述基板暴露于沉积前驱物气体混合物，以在所述基板上沉积所述接触金属层的一部分，以及重复进行使所述基板暴露于沉积前驱物气体混合物的步骤和使所述接触金属层的所述部分暴露于等离子体处理工艺的步骤，直到达到所述接触金属层的预定厚度。所述方法进一步提供对设置在所述基板上的接触金属层进行退火。在某些实施方式中，提供一种沉积接触金属层以用于形成半导体器件中的接触结构的方法。所述方法包括进行阻挡层沉积工艺以在基板上沉积阻挡层，进行润湿层沉积工艺以在所述基板上沉积润湿层，以及在所述润湿层上进行退火工艺。所述方法进一步包括进行金属沉积工艺以在所述基板上沉积接触金属层，这一步是通过使所述接触金属层暴露于沉积前驱物气体混合物而在所述基板上沉积所述接触金属层的一部分。最后，所述方法包括使所述接触金属层的所述部分暴露于等离子体处理工艺并对设置在所述基板上的接触金属层进行退火。附图说明可参照各实施方式(一些实施方式描绘于附图中)来详细理解本专利技术的上述特征以及以上简要概述的有关本专利技术更特定的描述。然而应注意，这些附图仅描绘本专利技术的典型实施方式，因此不应视为对本专利技术范围的限制，本专利技术可允许其他等效实施方式。图1描绘适合用于执行本文所述实施方式的金属沉积处理腔室的一个实施方式的剖视图；图2为说明性的多腔室处理系统的示意性俯视图，所述系统中并入图1的金属沉积处理腔室；图3是根据本文所述的某些实施方式，描绘形成半导体器件中的接触金属层的流程图；图4A-4E是根据本专利技术的一个实施方式，描绘在形成接触金属层的制造工艺期间的半导体器件的剖视图；以及图5是根据本文所述的某些实施方式，描绘用于形成半导体器件中的接触金属层的循环沉积工艺的流程图；图6是根据本文所述的某些实施方式，描绘形成半导体器件中的接触金属层的流程图；图7A-7E是根据本文所述的某些实施方式，描绘在形成接触金属层的制造工艺期间的半导体器件的剖视图；图8是根据本文所述的某些实施方式，描绘形成半导体器件中的接触金属层的流程图。为了便于理解，已尽可能地使用相同的参考数字来标示各图共有的相同元件。预期一个实施方式的元件和特征结构可有利地结合到其他实施方式中，而无需进一步详述。然而应注意，这些附图仅描绘本专利技术的示例性实施方式，因此不应将这些附图视为对本专利技术范围的限制，因为本专利技术可允许其他等效实施方式。具体实施方式本专利技术的实施方式提供使用金属CVD工艺(例如，钴CVD工艺)进行间隙填充以实现接触填充的潜在低接触电阻(Rc)单材料解决方案。根据文中所述实施方式所沉积的CVD膜具有保形(conformal)的阶梯覆盖和低的表面粗糙度。此外，文中所示的实施方式展示出用于填充半导体器件的接触孔而不会形成缝的工艺。在一个实施方式中，提供一种在基板上沉积接触金属层的方法，所述方法包括使所述基板暴露于钴前驱物气体和氢气，以在特征结构内选择性地形成无缝间隙填充钴层的一部分，以及在后处理工艺中使所述钴层暴露于等离子体和试剂，诸如暴露于氮、氨、氢、氨/氮混合物或上述试剂的组合。如以下将进一步详细描述的，在基板上沉积接触金属层以在所述基板上形成接触金属结构。本文中使用的术语“基板”是指材料层，所述材料层作为进行后续处理操作的基础且包括待被设置成用以在其上形成接触金属层的表面。所述基板可为下述材料，诸如晶体硅(例如，Si<100>或Si<111>)、氧化硅、应变硅、硅锗、掺杂或未掺杂的多晶硅、掺杂或未掺杂的硅晶片、经图案化或未经图案化的绝缘体上硅(silicononinsulator,SOI)晶片、掺杂碳的氧化硅、氮化硅、掺杂硅、锗、砷化镓、玻璃或蓝宝石(sapphire)。所述基板亦可包括一种或更多种非导电性材料，诸如硅、氧化硅、掺杂硅、锗、砷化镓、玻璃和蓝宝石。所述基板亦可包括介电材料，诸如二氧化硅、有机硅酸盐和掺杂碳的氧化硅。此外，根据应用，所述基板可包括任何其他材料，诸如金属氮化物和金属合本文档来自技高网...

【技术保护点】
一种用于在半导体器件中沉积接触结构的方法，包括：进行润湿层沉积工艺以在所述阻挡层上沉积润湿层；在所述润湿层上进行退火工艺；进行金属沉积工艺以在所述润湿层上沉积接触金属层，通过使所述润湿层暴露于沉积前驱物气体混合物而在所述基板上沉积所述接触金属层的一部分；使所述接触金属层的所述部分暴露于等离子体处理工艺；以及对沉积在所述基板上的所述接触金属层进行退火。

【技术特征摘要】
2012.03.28 US 61/616,842;2013.03.06 US 13/786,6441.一种用于在半导体器件中沉积接触结构的方法，包括：进行润湿层沉积工艺以在所述阻挡层上沉积润湿层；在所述润湿层上进行退火工艺；进行金属沉积工艺以在所述润湿层上沉积接触金属层，通过使所述润湿层暴露于沉积前驱物气体混合物而在所述基板上沉积所述接触金属层的一部分；使所述接触金属层的所述部分暴露于等离子体处理工艺；以及对沉积在所述基板上的所述接触金属层进行退火。2.如权利要求1所述的方法，其中进行阻挡层沉积工艺的步骤包括沉积TiN阻挡层。3.如权利要求2所述的方法，其中所述TiN阻挡层被沉积成介于约至约之间的厚度。4.如权利要求1所述的方法，其中进行润湿层沉积工艺的步骤包括沉积未经氧化的Ti或TiN层、CVDCo层或PVDCo层。5.如权利要求4所述的方法，其中所述CVDCo层由热沉积工艺来沉积。6.如权利要求5所述的方法，其中在所述热沉积工艺期间使所述基板加热至介于约100℃至约200℃之间的温度。7.如权利要求1所述的方法，其中进行润湿层沉积工艺的步骤包括沉积CVDTiN层、CVDRu层、ALDTaN层以及上述的组合。8.如权利要求1所述的方法，其中在约200℃至约500℃之间的温度进行润湿层退火工艺。9.如权利要求8所述的方法，其中进行所述润湿层退火工艺持续约30秒至约90秒之间的时间。10.如权利要求8所述的方法，其中在含氩的腔室环境中进行所述润湿层退火工艺。11.如权利要求10所述的方法，其中在进行所述润湿层退火工艺之后净化所述腔室环境。12.如权利要求8所述的方法，其中在含氢的腔室环境中进行所述润湿层退火工艺。13.如权利要求1所述的方法，其中进行金属沉积工艺的步骤包括沉积PVDCo层、CVDCo层或CVDW层。14...

【专利技术属性】
技术研发人员：布尚·N·左普，阿夫热里诺·V·杰拉托斯，博·郑，雷宇，付新宇，斯里尼瓦斯·甘迪科塔，尚浩·于，马修·亚伯拉罕，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国,US