一种基于FPGA的微惯性测量组合电路制造技术

一种基于FPGA的微惯性测量组合电路，其硬件电路的核心器件为FPGA，将微惯性测量组合的关键部分电路集成到FPGA片内，体积小、重量轻、速度快、电路可靠性高。由于FPGA具有在线可编程能力，片内系统可以通过软件重构，系统的结构和参数可以根据选用的不同敏感元件和不同的算法进行修改，因此在此基础上的微惯性测量组合的硬件体系结构具有较强的通用性。

【技术实现步骤摘要】
一种基于FPGA的微惯性测量组合电路所属
本专利技术涉及一种基于FPGA的微惯性测量组合电路，适用于电子领域。
技术介绍
根据结构和工艺的不同，CCD分为前照式和背照式。前照式ccD中光线从电极一面入射，CCD的量子效率低，短波响应差，在很多方面满足不了探测和成像要求。而背照式CCD中，光线从无电极的背面入射，量子效率高，对短波也有比较好的响应灵敏度。背照式CCD对微光和短波的探测成像有着重要的应用意义。驱动信号控制CCD的积分时间、电荷收集和电荷转移，对CCD的输出信号质量影响很大，是CCD成像系统设计的关键部分。几种常用的驱动时序产生方法包括：直接数字电路驱动法、单片机驱动法、EPROM驱动法、可编程逻辑器件法等。直接数字电路驱动法可以获得高速的驱动频率，但是逻辑设计比较复杂，诵试较难；采用单片机设计可以灵活调节时序，编程简单，但驱动频率较低；EPROM驱动法结构简单明确，调试简便，缺点是结构尺寸较大。FPGA是第四代可编程逻辑器件，它将定制ASIC的高集成度、商性能的优点与用户可编程器件韵方便灵活的特点结合在一起，具有前几种产生时序方法的优点，又能避免他们的缺点。
技术实现思路
本专利技术提出了一种基于FPGA的微惯性测量组合电路，驱动电路采用FPGA-XC3S400设计时序发生器，EL7457设计驱动器，以及开关电源(DCDC)和线性电源(LDO)设计电压偏置电路，并使用VHDL硬俘描述语言完成逻辑电路设计。本专利技术所采用的技术方案是：所述驱动电路的控制模块通过接收控制命令，设置积分时间以及选择工作模式。积分时间模块通过设置CCD的感光积分时间，实现CCD感光阵列的电荷积累。在单通道或双通道模式下，时序产生电路产生CCD所需的驱动时序，输入驱动芯片ElM57。由电压偏置电路提供电平参考，使EL7457输出的驱动脉冲满足CCD47-l0驱动脉冲的电平要求，实现对积累电荷的转移输出。所述控制模块接收上一级系统发送的命令，使用状态机完成对命令的解析，实现成像控制、积分时间和工作模式设置。命令字格式为：同步头(FDFD)，命令，参数，同步尾(FBFB)，均为16位数据。接收到同步头FDFD时，则表明后面的两个16位数为有效命令。如果命令为O00l或0002，则通过使能信号实现控制驱动电路开始或结束工作；如果命令是0003，则读取第三个字，传递给积分时间控制模块，设置积分时间；如果命令是0004，则根据第三个字的命令，切换时序产生的进程模块，选择单通道或者双通道模式输出驱动时序；读取到同步尾FBFB，则表明一次命令控制结束。在不设置时，电路默认处于不工作状态，采用单通道输出模式，积分时间为0。通过控制模块的设计，方便灵活的实现了电路控制和参数配置。所述驱动电路采用单通道输出时，CCD47-10读出速率采用典型值lMHz，使用VHDL进行设计，通过3个进程分别产生时序。每个进程中的时序都是用计数器的相互配合，来实现驱动时序的周期、相位设计以及对下一个进程的控制。设计中将所有时序都通过FPGA中的BUFG后，由引脚输出。BUFG是的全局缓冲，通过它输出的信号有更好的扇出能力，信号抖动和偏移都较小，提高了FPGA输出时序脉冲的质量。所述驱动电路采用双通道模式输出驱动时序时。只需要将单通道输出模式下，像素转移时序中的第一相和第二相进行交换，就可以实现水平读出时，像素分别向左右转移。双通道模式下需要由不同于单通道模式时的进程，来控制一帧有效时间和行转移信号的周期。和单通道模式一样采用3个进程，通过计数器实现时序输出。由于双通道输出时，每一行的像素是由CCD两边分别读出，所以一帧图像的像素转移时间只有单通道输出时的一半左右，读出一帧图像的信号需要656.8702ms。所述驱动电路的电源模块采用28V母线电源供电。由于LD0在输人输出端压差较大时，转换效率低，有很高的发热功率，不能稳定可靠地输出电压。所以使用开关电源(DCDC)L480芯片进行一级降压变换。LB480为高性能DCDC，可以通过外部的反馈电阻进行输出电压的调节，且输出电压范围为0.79-20V，能满足使用要求。由于DCDC的输出电压纹波较大，不能直接给电路供电，所以需要经过线性稳压电源进行二次变换，LDO可以直接输出稳定的电压。使用的LDO包括LP3879，LM2940-10，LM2940-12，LM2940-15。本专利技术的有益效果是：驱动电路采用FPGA-XC3S400设计时序发生器，EL7457设计驱动器，以及开关电源(DCDC)和线性电源(LDO)设计电压偏置电路，并使用VHDL硬俘描述语言完成逻辑电路设计，运行稳定可靠，便于维护管理。附图说明下面结合附图和实施例对本专利技术进一步说明。图1是本专利技术的动电路结构框图。图2是本专利技术的态转换过程图。图3是本专利技术的单通道模式电路结构图。图4是本专利技术的压偏置电路原理图。具体实施方式下面结合附图和实施例对本专利技术作进一步说明。如图1，驱动电路的控制模块通过接收控制命令，设置积分时间以及选择工作模式。积分时间模块通过设置CCD的感光积分时间，实现CCD感光阵列的电荷积累。在单通道或双通道模式下，时序产生电路产生CCD所需的驱动时序，输入驱动芯片ElM57。由电压偏置电路提供电平参考，使EL7457输出的驱动脉冲满足CCD47-l0驱动脉冲的电平要求，实现对积累电荷的转移输出。如图2，控制模块接收上一级系统发送的命令，使用状态机完成对命令的解析，实现成像控制、积分时间和工作模式设置。命令字格式为：同步头(FDFD)，命令，参数，同步尾(FBFB)，均为16位数据。接收到同步头FDFD时，则表明后面的两个16位数为有效命令。如果命令为O00l或0002，则通过使能信号实现控制驱动电路开始或结束工作；如果命令是0003，则读取第三个字，传递给积分时间控制模块，设置积分时间；如果命令是0004，则根据第三个字的命令，切换时序产生的进程模块，选择单通道或者双通道模式输出驱动时序；读取到同步尾FBFB，则表明一次命令控制结束。在不设置时，电路默认处于不工作状态，采用单通道输出模式，积分时间为0。通过控制模块的设计，方便灵活的实现了电路控制和参数配置。如图3，驱动电路采用单通道输出时，CCD47-10读出速率采用典型值lMHz，使用VHDL进行设计，通过3个进程分别产生时序。每个进程中的时序都是用计数器的相互配合，来实现驱动时序的周期、相位设计以及对下一个进程的控制。设计中将所有时序都通过FPGA中的BUFG后，由引脚输出。BUFG是的全局缓冲，通过它输出的信号有更好的扇出能力，信号抖动和偏移都较小，提高了FPGA输出时序脉冲的质量。驱动电路采用双通道模式输出驱动时序时。只需要将单通道输出模式下，像素转移时序中的第一相和第二相进行交换，就可以实现水平读出时，像素分别向左右转移。双通道模式下需要由不同于单通道模式时的进程，来控制一帧有效时间和行转移信号的周期。和单通道模式一样采用3个进程，通过计数器实现时序输出。由于双通道输出时，每一行的像素是由CCD两边分别读出，所以一帧图像的像素转移时间只有单通道输出时的一半左右，读出一帧图像的信号需要656.8702ms。如图4，驱动电路的电源模块采用28V母线电源供电。由于LD0在输人输出本文档来自技高网...

【技术保护点】
一种基于FPGA的微惯性测量组合电路，其特征是：所述测量组合电路完成信号的模拟量到数字量的转换，由AD芯片和控制电路组成，信号处理电路的采样电路可以由MCU、DSP或可编程逻辑器件构成，接口电路根据应用的要求完成导航信号的输出。

【技术特征摘要】
1.一种基于FPGA的微惯性测量组合电路，其特征是：所述测量组合电路完成信号的模拟量到数字量的转换，由AD芯片和控制电路组成，信号处理电路的采样电路可以由MCU、DSP或可编程逻辑器件构成，接口电路根据应用的要求完成导航信号的输出。2.根据权利要求1所述的一种基于FPGA的微惯性测量组合电路，其特征是：所述三个轴的微型陀螺和加速度计可以根据实际的指标要求选用，温度传感器及其他所需的辅助传感器也是根据具体应用要求而选用，主要用于对微惯性敏感元器件的补偿(当然在需要时也可以经过处理后作为微惯性测量组合的输出信号)，电源和控制信号由微惯性测量组合的设计方和用户协商决定，比较常见的接口方为导航总体计算机。3.根据权利要求1所述的一种基于FPGA的微惯性测量组合...

【专利技术属性】
技术研发人员：韩会义，
申请(专利权)人：韩会义，
类型：发明
国别省市：辽宁,21