用于高压ESD保护的高维持电流LDMOS结构制造技术

本发明专利技术提供一种用于高压ESD保护的高维持电流LDMOS结构，包括P型衬底、NWELL区、NP接触区、P型衬底表面的薄栅氧化层、多晶硅栅电极、P衬底表面注入的NP源极接触区、PP衬底、NTOP层，NTOP层左边缘与NP接触区右边缘的距离为D1，NTOP层右边缘与NWELL区右边缘的间距为D2，通过调整D1来调节器件的维持电流，通过调节D2来调节器件的触发电压，本发明专利技术提出LDMOS器件可以在工艺不改变的情况下通过NTOP层的位置来调节触发电压；NTOP层位置的改变一方面能够调整触发电压，另一方面可以提高维持电流从而避免闩锁效应；NTOP层的存在能够改变电流分布，提高器件在ESD脉冲电流下的鲁棒性。

High sustaining current LDMOS structure for high voltage ESD protection

The present invention provides a method for maintaining high current LDMOS high voltage ESD protection, including P, NWELL, NP type substrate contact area and the P type substrate surface of thin gate oxide layer, a polysilicon gate electrode, the surface of P substrate injected NP source electrode contact area, PP substrate, NTOP layer, NTOP layer and the left edge of the NP contact zone right edge distance is D1, NTOP and NWELL layer of the right edge of the right edge of the distance is D2, by adjusting the D1 to maintain the current regulation device, by adjusting the D2 to adjust the trigger voltage of the device, the invention provides LDMOS devices through the NTOP layer position in the process does not change the situation to adjust trigger voltage; NTOP layer position change on the one hand to adjust the trigger voltage, on the other hand, can improve the maintenance current so as to avoid the latch up effect; NTOP coating can change the current distribution, improve the device in ESD pulse current Robustness.

【技术实现步骤摘要】
用于高压ESD保护的高维持电流LDMOS结构
本专利技术属于电子科学与
，主要用于静电泄放(ElectroStaticDischarge，简称为ESD)防护技术，具体的说是涉及一种用于高压ESD保护的高维持电流LDMOS结构。
技术介绍
ESD即静电泄放，是自然界普遍存在的现象。ESD存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。对于高压集成电路，由于类闩锁效应的存在，LDMOS结构(图1所示)通常不能够直接用于其中。而如通过一些方式将LDMOS的维持电压提升至VDD电压以上，虽然能够带来闩锁免疫，但同时也会提高器件在开态承受的电压，再加上大电流下克尔克效应的影响，LDMOS会很快产生不可逆的损毁。研究结果表明，提高维持电流能够在一定程度上代替提高维持电压解决器件的类闩锁问题。当ESD脉冲过后，若产生的闩锁电流无法保证ESD器件的最低维持电流要求，闩锁效应将不会产生。根据此，本专利技术提出一种用于高压ESD保护的高维持电流LDMOS结构。该结构通过一层高浓度ntop层，实现了在不改变工艺的条件下触发电压/维持电流可调，电流分布均匀，ESD鲁棒性高等特点。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术要解决的问题是：提供一种用于高压ESD保护的高维持电流LDMOS结构，在工艺一定的情况下，实现ESD器件的准确及快速的触发(触发电压合适)，高的维持电流，高的二次击穿电流。为实现上述专利技术目的，本专利技术技术方案如下：一种用于高压ESD保护的高维持电流LDMOS结构，包括P型衬底、位于P型衬底表面的NWELL区、位于NWELL区内部的NP接触区、与NWELL区右侧相切的P型衬底表面的薄栅氧化层、位于薄栅氧化层上方的多晶硅栅电极、与薄栅氧化层右侧相切的P衬底表面注入的NP源极接触区、与NP源极接触区右侧相切的PP衬底、位于NWELL区内部NP接触区右侧的NTOP层，NTOP层左边缘与NP接触区右边缘的距离为D1，NTOP层右边缘与NWELL区右边缘的间距为D2，通过调整D1来调节器件的维持电流，通过调节D2来调节器件的触发电压，NP接触区与金属相连形成漏级金属；多晶硅栅电极、NP源极接触区、PP衬底用金属相连构成器件源极，NP接触区构成器件的阳极接触，NP源极接触区、PP衬底、多晶硅栅电极短接构成器件的阴极接触。作为优选方式，所述NP接触区替换为第一PP注入区，所述NP源极接触区替换为第二PP注入区，所述NTOP层替换为PTOP层，所述PP衬底替换为衬底接触NP区，所述NWELL区替换为PWELL区，所述P型衬底替换为N型衬底，所述第一PP注入区构成器件阴极接触，第二PP注入区、衬底接触NP区、多晶硅栅电极短接构成器件阳极接触。作为优选方式，调整D1与D2均是通过调整工艺版图中相应位置的间距来实现，D1越小导致维持电流上升，D2越小导致触发电压越低。本专利技术的工作原理为：当ESD电压上升时，由于NTOP层的存在，器件击穿结会由原来的NWELL/PSUB结变为NTOP-NWELL/PSUB结，由于NTOP层浓度较高，从而电场被阻断，因此将会降低耐压。而如果D2距离较远，电场还没有到达NTOP层就变为0，则击穿电压可以达到与LDMOS相近的水平。而ESD触发电压有很大一部分是由击穿电压构成，因此这就是触发电压可调的机理。由于发射区存在一定的结深，因此在发射区电流不是很大的情况下，发射区边缘足以提供电子来维持器件开启，这将导致大部分电流在进入集电区时从NTOP层低阻区流过而不会往NWELL区底部流动。虽然NTOP层是低阻，但是由于NTOP层面积很小，因此寄生NPN管的集电区收集效率很低，这将导致维持电压升高。随着ESD电流的增大，源区NP的边缘部分无法提供足够电子维持电流，这时NP的底部将会提供大量电子。由于此时维持电压处于高维持电压状态，增大的电流将会逐渐由NTOP层转移到维持电压更低的NWELL区上去，逐渐的，需要高维持电压的低阻路径被关断。器件维持电压降低。但是此状态必须是电流达到一定程度才会发生的，因此，如果电流不够大，器件只能被维持在高维持电压低阻状态，基于此原理，维持电流被提高。本专利技术的有益效果为：本专利技术提出LDMOS器件可以在工艺不改变的情况下通过NTOP层的位置来调节触发电压；NTOP层位置的改变一方面能够调整触发电压，另一方面可以提高维持电流从而避免闩锁效应；NTOP层的存在能够改变电流分布，提高器件在ESD脉冲电流下的鲁棒性。附图说明图1为传统LDMOS结构；图2为本专利技术的结构示意图；图3实施例2的结构图图4为实施例1直流仿真示意图；图5为实施例1混合仿真示意图；图6为实施例1的DC仿真结果图；图7为实施例1的混合仿真结果图；图8为本专利技术在不同D1下的仿真结果；图9为本专利技术在不同D2下的仿真结果。1为P型衬底，2为薄栅氧化层，3为多晶硅栅电极，4是N型衬底，10为NWELL区，11为NP接触区，12为NP源极接触区，13为NTOP层，20为PP衬底，21为第一PP注入区，22为第二PP注入区，23为PTOP层，24为PWELL区，25为衬底接触NP区。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。实施例1如图2所示，一种用于高压ESD保护的高维持电流LDMOS结构，包括P型衬底1、位于P型衬底表面的NWELL区10、位于NWELL区内部的NP接触区11、与NWELL区10右侧相切的P型衬底表面的薄栅氧化层2、位于薄栅氧化层2上方的多晶硅栅电极3、与薄栅氧化层2右侧相切的P衬底表面注入的NP源极接触区12、与NP源极接触区12右侧相切的PP衬底20、位于NWELL区10内部NP接触区11右侧的NTOP层13，NTOP层13左边缘与NP接触区11右边缘的距离为D1，NTOP层13右边缘与NWELL区10右边缘的间距为D2，通过调整D1来调节器件的维持电流，通过调节D2来调节器件的触发电压，NP接触区11与金属相连形成漏级金属；多晶硅栅电极3、NP源极接触区12、PP衬底20用金属相连构成器件源极，NP接触区11构成器件的阳极接触，NP源极接触区12、PP衬底20、多晶硅栅电极3短接构成器件的阴极接触。调整D1与D2均是通过调整工艺版图中相应位置的间距来实现，D1越小导致维持电流上升，D2越小导致触发电压越低。本实施例的工作原理为：当ESD电压上升时，由于NTOP层的存在，器件击穿结会由原来的NWELL/PSUB结变为NTOP-NWELL/PSUB结，由于NTOP层浓度较高，从而电场被阻断，因此将会降低耐压。而如果D2距离较远，电场还没有到达NTOP层就变为0，则击穿电压可以达到与LDMOS相近的水平。而ESD触发电压有很大一部分是由击穿电压构成，因此这就是触发电压可调的机理。由于发射区存在一定的结深，因此在发射区电流不是很大的情况下，发射区边缘足以提供电子来维持器件开启，这将导致大部分电流在进入集电区时从NTOP岑低阻区流过本文档来自技高网...

【技术保护点】
一种用于高压ESD保护的高维持电流LDMOS结构，其特征在于：包括P型衬底(1)、位于P型衬底表面的NWELL区(10)、位于NWELL区内部的NP接触区(11)、与NWELL区(10)右侧相切的P型衬底表面的薄栅氧化层(2)、位于薄栅氧化层(2)上方的多晶硅栅电极(3)、与薄栅氧化层(2)右侧相切的P衬底表面注入的NP源极接触区(12)、与NP源极接触区(12)右侧相切的PP衬底(20)、位于NWELL区(10)内部NP接触区(11)右侧的NTOP层(13)，NTOP层(13)左边缘与NP接触区(11)右边缘的距离为D1，NTOP层(13)右边缘与NWELL区(10)右边缘的间距为D2，通过调整D1来调节器件的维持电流，通过调节D2来调节器件的触发电压，NP接触区(11)与金属相连形成漏级金属；多晶硅栅电极(3)、NP源极接触区(12)、PP衬底(20)用金属相连构成器件源极，NP接触区(11)构成器件的阳极接触，NP源极接触区(12)、PP衬底(20)、多晶硅栅电极(3)短接构成器件的阴极接触。

【技术特征摘要】
1.一种用于高压ESD保护的高维持电流LDMOS结构，其特征在于：包括P型衬底(1)、位于P型衬底表面的NWELL区(10)、位于NWELL区内部的NP接触区(11)、与NWELL区(10)右侧相切的P型衬底表面的薄栅氧化层(2)、位于薄栅氧化层(2)上方的多晶硅栅电极(3)、与薄栅氧化层(2)右侧相切的P衬底表面注入的NP源极接触区(12)、与NP源极接触区(12)右侧相切的PP衬底(20)、位于NWELL区(10)内部NP接触区(11)右侧的NTOP层(13)，NTOP层(13)左边缘与NP接触区(11)右边缘的距离为D1，NTOP层(13)右边缘与NWELL区(10)右边缘的间距为D2，通过调整D1来调节器件的维持电流，通过调节D2来调节器件的触发电压，NP接触区(11)与金属相连形成漏级金属；多晶硅栅电极(3)、NP源极接触区(12)、PP衬底(20)用金属相连构成器件源极，NP接触区(11...

【专利技术属性】
技术研发人员：乔明，齐钊，杨文，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51