一种基于动态耦合效应的半导体光电传感器及其制备方法技术

本发明专利技术属于半导体器件技术领域，具体为一种基于动态耦合效应的半导体光电传感器及其制备方法。本发明专利技术传感器建立在绝缘层上硅的衬底上，器件的源漏区域为金属‑半导体的肖特基接触，无须任何掺杂；沟道为不掺杂或者低掺杂；正栅极覆盖沟道的部分区域且一般在沟道中间，而衬底作为背栅极。此器件的工作机理基于绝缘层上硅的动态耦合效应，背栅施加电压后会在沟道的背面形成导电的高载流子层；此时，正栅极在瞬态电压偏置下，通过绝缘层上硅的动态耦合效应产生深度耗尽，夹断背部的导电层；而光产生的载流子在正栅极下的沟道处聚集，从而隔绝正栅极对于背部导电沟道的耗尽，使得器件能被光触发而导通。相较于普通的光电反偏二极管，此器件具有工作电流高和易于组成传感阵列等优点。

Semiconductor photoelectric sensor based on dynamic coupling effect and preparation method thereof

The invention belongs to the technical field of semiconductor devices, in particular to a semiconductor photoelectric sensor based on the dynamic coupling effect and a preparation method thereof. The sensor based on silicon on insulator substrate on the drain and source region for metal semiconductor contact Schottky, without any doping; channel for doping or low doping; positive gate covers the channel part of the channel and generally in the middle, and the substrate as the back gate. The working mechanism of this device is the dynamic coupling effect of silicon on insulator based on the voltage applied to the back gate will form the high carrier layer of conductive channel on the back; at this time, the transient voltage under positive gate bias, produce deep depletion through the dynamic coupling effect of silicon on insulator, conductive layers and Brokeback department; optical carriers generated at the channel in the gate is gathered to isolate for back channel is the gate depletion, allows the device to be light triggering conduction. Compared to the general photoelectric counter bias diode, this device has the advantages of high operating current and easy to form a sensor array.

【技术实现步骤摘要】
一种基于动态耦合效应的半导体光电传感器及其制备方法
本专利技术属于半导体器件
，具体涉及一种半导体光电传感器及其制备方法。
技术介绍
光电传感器的应用非常广泛，在民用，军用以及科研等领域都至关重要。根据其用途和敏感波长不同，又可分为多种类型。其基本原理大体类似，即光子通过具有特定禁带宽度的半导体材料时会激发出自由电子，而通过检测这些电子的浓度即可得提取出光的强度。目前通用的光电传感器大体分为两类，一类是使用电容式，如常用的CCD传感器[1]，而另外一类是基于反向p-n，如CMOS传感器[2]。对于CCD传感器，光产生的电子被电容极板所收集，之后通过电荷耦合转移到电荷放大器进行放大。由于CCD传感器基于串行的电荷转移，其工作速度慢，电荷转移需要消耗额外的能量并且需要进行电荷转移复杂时钟信号。而在CMOS传感器中，光在反向p-n结中产生电流，通过额外的积分和放大器，将此产生的电流转换成电压信号输出。CMOS传感器不需要进行电荷转移，因此弥补了CCD传感器的一些缺点。然而，CCD传感器必须使用大量的外部晶体管对p-n结产生的光电流进行积分和放大，增大了传感单元的复杂度，且损失了有效的传感面积降低了传感器的灵敏度。
技术实现思路
本专利技术的目的在于提出一种传感单元复杂度低，有效传感面积大，灵敏度高以及易于组成二维传感阵列的新型半导体光电传感器及其制备方法。本专利技术提出的半导体光电传感器，与现有的CCD和CMOS传感器不同，它基于不同的工作机理，对光产生的电荷进行积分并进行内部放大直接输出高电流。无须进行电荷转移，也无须任何额外的外围部件进行电荷积分和信号放大。它基于绝缘层上硅衬底的动态耦合效应和肖特基的源漏接触。绝缘层上硅中的动态耦合效应由Maryline等人于2006年在绝缘层上硅的普通MOSFET器件中发现[3]，且将此效应用于动态存储器中。其基本原理为，器件的背面沟道由于在背栅极电压的控制下而导通，因此器件输出高电流。此时，正栅极在快速的电压脉冲下，正面的沟道表面来不及产生反型层。由于没有反型层的屏蔽，施加在正栅极上的电压形成的电场得以进入深层的沟道，从而耗尽掉背面沟道的载流子，从而关断器件。而光产生的电子由于电场的作用，会逐渐在沟道表面聚集，重新形成反型层，从而屏蔽栅极电场，使得器件的电流恢复。曝光剂量的多少，就直接反映在输出电流的大小上。而在源漏结使用肖特基接触，可以直接使用金属作为源漏而无须重掺杂所需的离子注入和高温退火，有助于简化工艺步骤和降低工艺成本。此外，有些半导体不易进行重度掺杂而易于形成肖特基结。本专利技术提出的半导体光电传感器，基于绝缘层上硅的动态耦合机理，其器件结构如图1所示，包括：不掺杂或是弱掺杂的衬底(1)，埋层氧化层(2)和具有梯形台面状的半导体沟道区(3)，在半导体沟道之上且覆盖沟道的栅氧化层(4)，部分覆盖沟道区域且在沟道中间的正栅极(5)；以及，在左边的源极区域（6）和右边的漏极区域（7），源极区域（6）和漏极区域（7）是与半导体沟道具有良好的肖特基接触的金属或者金属硅化物；器件有四个金属电极，分别是源极金属接触（6），漏极金属接触(7)，正栅极金属接触(8)和背栅极金属接触(9)。本专利技术中，所述基底是基于绝缘层上硅或者建立在绝缘层上的其他半导体，如锗，锗硅和氮化镓等。本专利技术中，所述沟道为不掺杂或者弱掺杂。且沟道的形状在边缘具有一定倾角。本专利技术中，所述沟道为不掺杂或者弱掺杂且具有梯形的台面结构。本专利技术中，所述源漏极为肖特基金属接触，覆盖整个沟道区域的台面边缘。本专利技术中，所述栅极只覆盖部分沟道，栅极离源极和漏极有一段距离，分别L1和L2。L1和L2大于50nm，且一般L1=L2，即栅极在沟道的中间。本专利技术提出的半导体光电传感器的制备方法，具体步骤为：（1）起始的绝缘层上硅，包括衬底(1)，埋层氧化层(2)和上层半导体(3)；图1所示；（2）通过光刻和湿法腐蚀形成具有梯形结构的沟道台面。硅的<111>晶向相比于其他晶向具有较低的湿法腐蚀速率。因此，腐蚀后的台面便会形成具有一定倾角的梯形；（3）淀积一层栅氧化层(4)和正栅极材料，如图1所示；（3）光刻并刻蚀以形成正栅极图形(5)，如图1所示的；（4）光刻以打开源漏的窗口，之后刻蚀掉栅氧化层，再淀积金属以形成源漏极，如图1(6)和(7)所示；（5）光刻并淀积金属接触以形成正栅（8）和背栅（9）的金属接触，如图1所示。更加详细的工艺步骤如实施例1所描述。本专利技术半导体光电传感器的工作机理是基于绝缘层上硅的动态耦合效应。背栅施加一定电压后会在沟道的背面形成导电的高载流子层。此时，正栅极在一定的瞬态电压偏置下，通过绝缘层上硅的动态耦合效应，将会产生深度耗尽，夹断背部的导电层。而光产生的载流子会在正栅极下的沟道处聚集，从而隔绝正栅极对于背部导电沟道的耗尽，使得器件能被光触发而导通。相较于普通的光电反偏二极管，此器件基于场效应管的结构，具有工作电流高和易于组成传感阵列等优点。附图说明图1为本专利技术的半导体光电传感器的结构图示。图2为本专利技术的半导体光电传感器的制备流程图示。图3为本专利技术的半导体光电传感器的实施例结构。其中，（a）实施例2对应的器件结构，（b）实施例3对应的器件结构。具体实施方式基于同一工作原理，器件的结构可以不同，具体实施方式依据实施例不同可分为：实施例1（对应图1的器件结构和图2的工艺流程）：（1）如图2(a)所示,为起始的绝缘层上硅晶片。其衬底掺杂一般为弱p型掺杂，掺杂浓度在1015cm-2至1017cm-2之间。其埋层一般为二氧化硅，厚度在10nm至1000nm之间。上层的沟道一般为硅、锗硅或者氮化镓等材料。厚度为50nm至1000nm之间；（2）光刻以形成沟道隔离区域。之后以光刻胶为掩模，使用湿法腐蚀形成沟道的梯形台面结构，如图2(b)所示。以硅来举例。当使用如四甲基氢氧化铵或者氢氧化钾等腐蚀硅时，硅的<111>晶面腐蚀速率较其它晶面的速率低。因此，腐蚀后硅的侧墙就会与平面方向成一倾角；（3）淀积一层栅氧化层和一层正栅极材料，如图2(c)所示。栅氧化层一般为二氧化硅(SiO2),也可是氮化硅，三氧化二铝或氧化铪等材料。厚度一搬为2nm至30nm之间。淀积方式可以是热氧化，化学气相沉积或原子层沉积等方法。正栅极一般为多晶硅，也可是铟锡氧化物（ITO）等透明材料或是铝等金属，其厚度可为10nm至200nm；（4）光刻并打开正栅极图形的窗口，之后利用光刻胶为掩膜对正栅极进行刻蚀以形成栅极的图形,如图2(d)所示；刻蚀可选用干法或者湿法方法。干法刻蚀一般使用氟基或者卤族元素气体，如SF6，CHF3，HBr或者Cl2等。而湿法腐蚀一般使用TMAH，KOH等溶液；（5）光刻并打开源漏极图形的窗口，之后腐蚀掉栅氧化层，以形成源漏的金属接触窗口，如图2(e)所示；刻蚀栅氧化层可选用干法或者湿法方法。干法刻蚀一般使用氟基气体，如CHF3。而湿法腐蚀一般使用稀释的氢氟酸溶液；（6）打开源漏窗口后，淀积源漏的金属肖特基接触材料，并使用liftoff工艺形成源漏的金属图形。肖特基的材料可以是铝，金，白金和镍等金属，也可以是镍硅，钛硅和白金硅等金属硅化物。淀积一般使用溅射和蒸发等物理气相淀积的方法。最后通过光刻和淀积的本文档来自技高网...

【技术保护点】
一种基于动态耦合效应的半导体光电传感器，其特征在于，包括：不掺杂或是弱掺杂的衬底(1)，埋层氧化层(2)和具有梯形台面状的半导体沟道区(3)，在半导体沟道之上且覆盖沟道的栅氧化层(4)，部分覆盖沟道区域且在沟道中间的正栅极(5)；以及，在左边的源极区域（6）和右边的漏极区域（7），源极区域（6）和漏极区域（7）是与半导体沟道具有良好的肖特基接触的金属或者金属硅化物；器件有四个金属电极，分别是源极金属接触，漏极金属接触，正栅极金属接触和背栅极金属接触。

【技术特征摘要】
1.一种基于动态耦合效应的半导体光电传感器，其特征在于，包括：不掺杂或是弱掺杂的衬底(1)，埋层氧化层(2)和具有梯形台面状的半导体沟道区(3)，在半导体沟道之上且覆盖沟道的栅氧化层(4)，部分覆盖沟道区域且在沟道中间的正栅极(5)；以及，在左边的源极区域（6）和右边的漏极区域（7），源极区域（6）和漏极区域（7）是与半导体沟道具有良好的肖特基接触的金属或者金属硅化物；器件有四个金属电极，分别是源极金属接触，漏极金属接触，正栅极金属接触和背栅极金属接触。2.如权利要求1所述的半导体光电传感器，其特征在于，所述衬底为绝缘层上硅或者建立在绝缘层上的锗、锗硅或氮化镓材料。3.如权利要求1所述的半导体光电传感器，其特征在于，所述...

【专利技术属性】
技术研发人员：万景，邵金海，邓嘉男，陆冰睿，陈宜方，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海,31