用于芯片封装的电极以及使用该电极的芯片封装结构制造技术

技术编号:15692950 阅读:132 留言:0更新日期:2017-06-24 07:23
提供了一种用于芯片封装的电极,该电极包括基体,该基体的膨胀系数的范围为0‑12×10

Electrode for chip package and chip packaging structure using the electrode

An electrode for chip package is provided comprising the electrode substrate, the substrate range expansion coefficient is 0 12 x 10

【技术实现步骤摘要】
用于芯片封装的电极以及使用该电极的芯片封装结构
本专利技术涉及封装电极,特别是用于芯片封装的电极以及使用该电极的芯片封装结构。
技术介绍
在功率芯片在应用时一方面需要良好的散热,另一方面在温度上升及下降循环或冲击等热疲劳试验时由于散热电极的热膨胀系数与芯片不匹配时将会使得芯片产生开裂而失效。传统的芯片封装在芯片的两边焊接有两个铜电极,整体再采用陶瓷或塑封而成。由于铜的散热及导电均较好,但其热膨胀系数较高,在温度循环(-40℃-85℃)或冲击等疲劳测试时很容易将芯片拉扯开裂。采用铜作为电极其散热与温度循环或冲击等热疲劳性能不能够兼容。因此,需要开发一种芯片封装电极,防止在温度循环过程中芯片损伤而失效。
技术实现思路
本专利技术的目的是提供一种用于芯片封装的电极,以解决芯片在温度循环或冲击等热疲劳试验过程中被电极拉扯导致损伤的问题。为实现以上目的,本专利技术提供一种用于芯片封装的电极,该电极包括基体,该基体的膨胀系数的范围为0-12×10-6/℃并且该基体的材料为:石墨、钨和金属化非导电材料中的一种;或石墨、钨和非导电材料中的一种或一种以上与第一导电材料形成的复合材料。进一步,该第一导电材料为热导为60-600W/m﹒k的金属或金属复合材料。优选地,该第一导电材料为铜、铝或银或者为含有铜、铝或银的合金。进一步,该非导电材料为AlN、BeO、Al2O3或SiC。进一步,该电极还包括覆盖该基体的外表面的至少一部分的金属层。优选地,该金属层的材料为铜、银、金、铂、钯、铝、钼、锰或镍中的一种或多种,或其中的一种或多种与其他材料形成的复合材料。进一步,该基体具有多孔连孔结构,该电极还包括填充于该基体中的孔中的第二导电材料。进一步,该第二导电材料为热导为60-600W/m﹒k的金属或金属复合材料。优选地,该第二导电材料为铜、铝、银、金中的一种,或两种或两种以上形成的混合物,或一种或两种以上与其他材料的复合材料。进一步,该基体设置有一个或多个通孔,该电极还包括设置于该通孔中的导电柱。进一步,该导电柱的材料为热导为60-600W/m﹒k的金属或金属复合材料。进一步,该通孔的侧壁上设置有导电层。本专利技术还提供一种芯片封装结构,包括:芯片;以及一个或多个与该芯片连接的如上面所述的电极。本专利技术的用于芯片封装的电极,采用石墨、钨和金属化非导电材料中的一种;或石墨、钨和非导电材料中的一种或一种以上与第一导电材料形成的复合材料作为电极的基体材料,这些材料的热膨胀系数与芯片的热膨胀系数接近,且具有较好的导电导热性,可以作为电极材料并同时在温度循环过程中不会将芯片拉扯而导致芯片损伤。附图说明图1是本专利技术的实施例的基体的示意图。图2是本专利技术的实施例的电极的剖面图。图3A是本专利技术的另一实施例的电极的俯视图。图3B-D是本专利技术的某些实施例的多孔连孔结构的纵向剖面。图4是本专利技术的另一实施例的电极的剖面图。图5是本专利技术的另一实施例的电极的剖面图。图6是本专利技术的另一实施例的电极的剖面图。图7是本专利技术的另一实施例的电极的剖面图。图8是本专利技术的某些实施例的芯片封装结构的剖面图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本专利技术进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本专利技术,并不用于限定本专利技术。参见图1,在某些实施例中,本专利技术的电极包括基体102,该基体102的膨胀系数的范围为0-12×10-6/℃。该基体的材料可以如图1中A部分所示,由单种材料形成,优选地,该基体的材料为石墨、钨和金属化非导电材料中的一种。该基体的材料可以如图1中B部分所示,由复合材料形成,优选地,该基体由石墨、钨和非导电材料中的一种或一种以上与第一导电材料形成的复合材料形成。本专利技术的用于芯片封装的电极,采用石墨、钨和金属化非导电材料中的一种;或石墨、钨和非导电材料中的一种或一种以上与第一导电材料形成的复合材料作为电极的基体材料,这些材料的热膨胀系数与芯片的热膨胀系数接近,且具有较好的导电导热性,可以作为电极材料并同时在温度循环过程中不会将芯片拉扯而导致芯片损伤。在某些实施例中,该第一导电材料为热导为60-600W/m﹒k的金属或金属复合材料。优选地,该第一导电材料为铜、铝或银,或者为含有铜、铝或银的合金。在某些实施例中,该非导电材料可以为AlN、BeO、Al2O3或SiC。参见图2,在某些实施例中,本专利技术的用于芯片封装的电极还包括覆盖该基体102的外表面的至少一部分的金属层104。该金属层104可以只覆盖该基体102的外表面的一部分,例如,只付覆盖基体102的下表面,或只覆盖下表面和侧面。优选地,该金属层104覆盖该基体102的整个外表面。优选地,该金属层的材料为铜、银、金、铂、钯、铝、钼、锰或镍中的一种或多种,或其中的一种或多种与其他材料形成的复合材料。通过在基体的外表面覆盖金属层,可以进一步提高电极的导热性能,可以减少在温度循环过程中电极对芯片产生的应力。参见图3,图3是本专利技术的电极的俯视图。在某些实施例中,基体102具有多孔连孔结构106,多孔连孔结构106中填充有第二导电材料108。在一个实施例中,该第二导电材料为热导为60-600W/m﹒k的金属或金属复合材料。优选地,该第二导电材料为铜、铝、银、金中的一种,或两种或两种以上形成的混合物,或一种或两种以上与其他材料的复合材料。本文中的多孔连孔结构是指,该结构中具有多个孔,这些孔中的至少一部分孔是上下贯通的,孔与孔之间可以相互贯通也可以相互隔开。参见图3B-D,图3B-D是本专利技术的某些实施例的多孔连孔结构的纵向剖面。如图3B所示,在某些实施例中,多孔结构20中的孔22从材料的顶面贯通到材料的底面。也就说,当基体具有多孔结构时,孔22从基体的顶面贯通到基体的底面,从而填充于孔22的第二导电材料也从基体的顶面贯通到基体的底面。在图3B中,各个孔22之间是不连通的。然而在某些实施例中,多个孔22中的两个孔22之间可以是连通的,如图3C所示。图3B和图3C中的孔的方向是大体上垂直,但是在某些实施例中,多孔结构20中的孔的形状可以不规则的,孔可以在材料中随意延伸,只要能够从材料的顶面延伸到底面即可,如图3D所示。通过对基体设置多孔连孔结构,再用第二导电材料填充多孔连孔结构中的孔,可以调节整个电极的热膨胀系数,使得电极的整体热膨胀系数与芯片匹配,可以防止电极在温度循环过程中对芯片产生拉力而造成芯片损伤失效。此外,为了调节电极的整体热膨胀特性,如图4所示,图4是电极的侧面剖面图,基体102还可以设置通孔110,并且在该通孔110中的设置导电柱112。通孔110的数量可以是一个或多个,可以根据实际情况设置不同数量的通孔,从而调节电极的整体膨胀特性。为了增加电极的导热性能,该导电柱112的材料为热导为60-600W/m﹒k的金属或金属复合材料。参见图5,基体上的通孔的侧壁上还可以设置有导电层114。优选地,导电层可以是金属层。如图6所示,基体上设置有通孔,并且通孔的侧壁和基体的外表面均覆盖有金属层104,导电柱设置在通孔中。本实施例的电极结构,不仅具有与芯片匹配的膨胀系数,而且具有良好的导电和导热性能。在某些实施例中,如图7所示,本专利技术的电极的基体设置有通孔,导电柱设置在通孔中,金属层本文档来自技高网...
用于芯片封装的电极以及使用该电极的芯片封装结构

【技术保护点】
一种用于芯片封装的电极,该电极包括基体,该基体的膨胀系数的范围为0‑12×10

【技术特征摘要】
1.一种用于芯片封装的电极,该电极包括基体,该基体的膨胀系数的范围为0-12×10-6/℃并且该基体的材料为:石墨、钨和金属化非导电材料中的一种;或石墨、钨和非导电材料中的一种或一种以上与第一导电材料形成的复合材料。2.如权利要求1所述的电极,其特征在于该第一导电材料为热导为60-600W/m﹒k的金属或金属复合材料。3.如权利要求2所述的电极,其特征在于该第一导电材料为铜、铝或银,或者为含有铜、铝或银的合金。4.如权利要求1所述的电极,其特征在于该非导电材料为AlN、BeO、Al2O3或SiC。5.如权利要求1所述的电极,其特征在于,该电极还包括覆盖该基体的外表面的至少一部分的金属层。6.如权利要求5所述的电极,其特征在于该金属层的材料为铜、银、金、铂、钯、铝、钼、锰或镍中的一种或多种,或其中的一种或多种与其他材料形成的复合材料。7.如权利要求1所述的电极,其特征在于,该基体具有多孔连孔结构,该电极还包括填充于该基体中的孔中的第二导电材料。8.如权利要求...

【专利技术属性】
技术研发人员:付猛
申请(专利权)人:东莞市阿甘半导体有限公司
类型:发明
国别省市:广东,44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1