芯片嵌入硅基式扇出型封装结构及其制作方法技术

本发明专利技术公开了一种芯片嵌入硅基式扇出型封装结构及其制作方法，该封装结构包括硅基体，硅基体具有第一表面和第二表面，硅基体的第一表面上形成有至少一向第二表面延伸的凹槽A，凹槽A内设有至少一颗焊盘面向上的芯片，且芯片的焊盘面高出硅基体第一表面一段距离，第一表面上铺设有暴露凹槽A及芯片的厚胶层，厚胶层的厚度与凹槽A的深度之和接近或等于芯片的厚度，芯片的焊盘的电性通过金属布线层扇出至厚胶层上方。本发明专利技术通过在硅基体表面引入厚胶层，该厚胶层与硅基体一起作为芯片扇出的载体，降低了芯片埋入硅基体时对凹槽刻蚀深度和凹槽底部刻蚀均匀性的要求，达到了节省硅基体上刻蚀工艺时间，降低刻蚀和封装成本，减小翘曲度的目的。

Chip embedded silicon based fan out type packaging structure and manufacturing method thereof

The invention discloses a silicon chip embedded type fanout type package structure and manufacturing method thereof, the packaging structure includes a silicon substrate, a silicon substrate having a first surface and a second surface, there is at least one groove A second surface formed on a first surface of the silicon substrate, A groove is equipped with at least a pad for the the chip, and the chip pad surface above the silicon substrate surface of a first distance, the first surface is laid on exposed groove A chip and thick layer, A thick layer thickness and groove depth and close to or equal to the thickness of the chip, the chip pads electrically through the metal wiring layer to layer thickness fanout above. The invention uses thick bondlines on silicon substrate surface, the thickness of adhesive layer and the silicon substrate as the carrier chip fanout, reduces chip embedded on the silicon substrate and the etching depth of groove at the bottom of the groove etching uniformity, save silicon substrate etching and etching time, reduce packaging costs, reduce the warpage objective.

【技术实现步骤摘要】
芯片嵌入硅基式扇出型封装结构及其制作方法
本专利技术涉及半导体封装
，具体涉及一种芯片嵌入硅基式扇出型封装结构及其制作方法。
技术介绍
扇出型圆片级封装技术目前有使用硅基来代替塑封料，采用硅基体取代模塑料作为扇出的基体，能够充分利用硅基体的优势，制作精细布线，且利用成熟的硅刻蚀工艺，可以精确刻蚀孔、槽等结构，且散热性能好，但是也存在一定的不足，例如，放入硅基体上凹槽中的芯片较厚时，需要在硅基体上对应刻蚀形成较深的凹槽，这样，芯片恰好能够完全放置在较深凹槽内，但是，这样，对硅基体进行较深刻蚀时，保证刻蚀硅基体均一性难度大，硅基体刻蚀成本及工艺难度大，晶圆翘曲也大。
技术实现思路
为了解决上述技术问题，本专利技术提出一种芯片嵌入硅基式扇出型封装结构及其制作方法，采用厚胶层来降低硅基体凹槽刻蚀深度从而实现Fan-out的封装方案，降低了芯片埋入硅基体时对凹槽刻蚀深度和凹槽底部刻蚀均匀性的要求，降低了刻蚀和封装成本，减小了翘曲度。本专利技术的技术方案是这样实现的：一种芯片嵌入硅基式扇出型封装结构，包括一硅基体，所述硅基体具有第一表面和第二表面，所述硅基体的第一表面上形成有至少一向所述第二表面延伸的凹槽A，所述凹槽A内设有至少一颗焊盘面向上的芯片，且所述芯片的焊盘面高出所述硅基体第一表面一段距离，所述第一表面上铺设有暴露所述凹槽A及所述芯片的厚胶层，所述厚胶层的厚度与所述凹槽A的深度之和接近或等于所述芯片的厚度，所述芯片的焊盘的电性通过金属布线层扇出至所述厚胶层上方。进一步的，所述芯片的焊盘面高出所述硅基体第一表面5微米以上。进一步的，所述硅基体的第一表面上形成有凹槽B，所述厚胶层填充入所述凹槽B。进一步的，所述厚胶层为可光刻胶，所述厚胶层及所述芯片的焊盘面上铺设有介质层，且该介质层填充入所述芯片侧面与所述凹槽A之间以及所述芯片侧面与所述厚胶层之间的间隙内；所述介质层上依次设置有金属布线层、钝化层及导电凸点，且至少有部分导电凸点扇出至所述厚胶层上方，所述金属布线层通过所述介质层上形成的开口与所述芯片的焊垫电连接，所述导电凸点通过所述钝化层上形成的开口与所述金属布线层电连接。进一步的，所述厚胶层为不可光刻胶，且该厚胶层包覆所述芯片侧面并填充入所述芯片侧面与所述凹槽A之间的间隙内；所述厚胶层及所述芯片的焊盘面上铺设有介质层，所述介质层上依次设置有金属布线层、钝化层及导电凸点，且至少有部分导电凸点扇出至所述厚胶层上方，所述金属布线层通过所述介质层上形成的开口与所述芯片的焊垫电连接，所述导电凸点通过所述钝化层上形成的开口与所述金属布线层电连接。进一步的，所述厚胶层为不可光刻胶，且该厚胶层包覆所述芯片的焊盘面及侧面，并填充入所述芯片侧面与所述凹槽A之间的间隙内；所述厚胶层上依次设置有金属布线层、钝化层及导电凸点，且至少有部分导电凸点扇出至所述厚胶层上方，所述金属布线层通过所述厚胶层上形成的开口与所述芯片的焊垫电连接，所述导电凸点通过所述钝化层上形成的开口与所述金属布线层电连接。进一步的，所述芯片的焊盘面相对的非焊盘面通过黏结胶结合于所述凹槽A的底部。一种芯片嵌入硅基式扇出型封装结构的制作方法，包括以下步骤：A.提供一硅基体圆片，所述硅基体圆片具有第一表面和与其相对的第二表面；B.在所述硅基体圆片的第一表面上用旋涂或涂布的方式涂布一层可光刻胶；C.在所述可光刻胶上进行光刻、显影工艺，形成厚胶层，在厚胶层上形成至少两个第一开口；D.对所述硅基体圆片的第一表面对应第一开口的部分进行刻蚀，形成具有设定形状和深度的凹槽A，步骤C的厚胶层不去除；E.通过贴片工艺，在所述凹槽A内放置至少一颗待封装的芯片，使所述芯片的焊盘面朝上，所述芯片的焊盘面高于硅基体的第一表面，所述芯片侧面与所述凹槽A的侧壁之间具有间隙；F.通过涂布工艺，在所述凹槽A的侧壁与所述芯片侧面之间的间隙内填充聚合物胶，并在所述芯片的焊盘面以及所述厚胶层上表面覆盖一层该聚合物胶，形成介质层，并在所述芯片的焊盘正上方相应位置通过刻蚀工艺开设第三开口；G.在完成步骤F之后的介质层上依次形成金属布线层、金钝化层以及作为导电凸点的球栅阵列，且至少有部分导电凸点扇出至所述厚胶层上方；H.将硅基体圆片切割成单个芯片埋入式扇出型封装体。进一步的，步骤C改为：在所述可光刻胶上进行光刻、显影工艺，形成临时胶层，在临时胶层上形成至少两个第一开口；步骤D改为：对所述硅基体圆片的第一表面对应第一开口的部分进行刻蚀，形成具有设定形状和深度的凹槽A，然后，去除所述临时胶层；步骤F改为：通过晶圆级Molding工艺，将不可被光刻的聚合物胶填充满所述凹槽A侧壁与所述芯片侧面之间的间隙，且该聚合物胶包覆在所述芯片侧面的四周，形成厚胶层；然后通过涂布工艺在所述芯片的焊盘面及所述厚胶层上铺设一层介质层，并在所述芯片的焊盘正上方相应位置通过刻蚀工艺开设第三开口。进一步的，步骤F改为：通过晶圆级Molding工艺，将不可被光刻的聚合物胶填充满所述芯片侧面与所述凹槽A侧壁之间的间隙，并完全覆盖住所述芯片的焊盘面，形成厚胶层；然后，在芯片的焊盘正上方相应位置通过激光划片技术开设第三开口。本专利技术的有益效果是：本专利技术提供一种芯片嵌入硅基式扇出型封装结构，采用晶体硅作为扇出型结构的基体，并利用成熟的硅刻蚀工艺在硅基体上精确刻蚀孔、槽等结构，将芯片嵌入浅凹槽内并把部分焊球扇出到硅基体表面，以实现芯片嵌入硅基式扇出型封装。由于采用晶体硅作为封装的基体材料，因此本专利技术保留了硅基体散热性好、硅基体圆片翘曲小、适于高密度封装、降低封装成本等优点；并且本专利技术中在硅基体的上表面引入了不用去除的厚胶层，该厚胶层直接作为芯片扇出的载体，其上设有对应于硅基体浅凹槽的开口，不仅在工艺上降低了硅基体上凹槽刻蚀的深度，节省了硅基体上刻蚀工艺的时间，降低了刻蚀和封装成本，减小了翘曲度；较佳的，本专利技术方案中芯片侧面的密封填充材料和芯片的焊盘面上方的密封覆盖材料可以采用同种密封材料(不可被光刻的聚合物胶)，从而提高芯片封装的可靠性。附图说明图1.1为本专利技术一实施例步骤A中硅基体圆片结构示意图；图1.2为本专利技术一实施例步骤B涂布光刻胶后结构示意图；图1.3为本专利技术一实施例步骤C形成厚胶层及第一开口后结构示意图；图1.4为本专利技术一实施例步骤D刻蚀凹槽A后结构示意图；图1.5为本专利技术一实施例步骤E在凹槽A中贴装芯片后结构示意图；图1.6为本专利技术一实施例步骤F在厚胶层及芯片焊盘面形成介质层并形成第三开口后结构示意图；图1.7为本专利技术一实施例步骤G在介质层上形成金属布线层后结构示意图；图1.8为本专利技术一实施例步骤G在金属布线层上形成钝化层并开口后结构示意图；图1.9为本专利技术一实施例步骤G在钝化层上形成导电凸点后结构示意图；图1.10为本专利技术一实施例步骤H后形成的芯片嵌入硅基式扇出型封装结构示意图；图2.1为本专利技术另一实施例步骤A中硅基体圆片结构示意图；图2.2为本专利技术另一实施例步骤B涂布光刻胶后结构示意图；图2.3为本专利技术另一实施例步骤C形成第一开口后结构示意图；图2.4为本专利技术另一实施例步骤D形成凹槽A后结构示意图；图2.5为本专利技术另一实施例步骤E在凹槽A中贴装芯片后结构示意图；图2.6为本专利技术另一实施例步骤F在硅基体及芯片侧面形成厚胶层后结构示意图；图2.本文档来自技高网...

【技术保护点】
一种芯片嵌入硅基式扇出型封装结构，其特征在于，包括一硅基体，所述硅基体具有第一表面和第二表面，所述硅基体的第一表面上形成有至少一向所述第二表面延伸的凹槽A，所述凹槽A内设有至少一颗焊盘面向上的芯片，且所述芯片的焊盘面高出所述硅基体第一表面一段距离，所述第一表面上铺设有暴露所述凹槽A及所述芯片的厚胶层，所述厚胶层的厚度与所述凹槽A的深度之和接近或等于所述芯片的厚度，所述芯片的焊盘的电性通过金属布线层扇出至所述厚胶层上方。

【技术特征摘要】
1.一种芯片嵌入硅基式扇出型封装结构，其特征在于，包括一硅基体，所述硅基体具有第一表面和第二表面，所述硅基体的第一表面上形成有至少一向所述第二表面延伸的凹槽A，所述凹槽A内设有至少一颗焊盘面向上的芯片，且所述芯片的焊盘面高出所述硅基体第一表面一段距离，所述第一表面上铺设有暴露所述凹槽A及所述芯片的厚胶层，所述厚胶层的厚度与所述凹槽A的深度之和接近或等于所述芯片的厚度，所述芯片的焊盘的电性通过金属布线层扇出至所述厚胶层上方。2.根据权利要求1所述的芯片嵌入硅基式扇出型封装结构，其特征在于，所述芯片的焊盘面高出所述硅基体第一表面5微米以上。3.根据权利要求1所述的芯片嵌入硅基式扇出型封装结构，其特征在于，所述硅基体的第一表面上形成有凹槽B，所述厚胶层填充入所述凹槽B。4.根据权利要求1或3所述的芯片嵌入硅基式扇出型封装结构，其特征在于，所述厚胶层为可光刻胶，所述厚胶层及所述芯片的焊盘面上铺设有介质层，且该介质层填充入所述芯片侧面与所述凹槽A之间以及所述芯片侧面与所述厚胶层之间的间隙内；所述介质层上依次设置有金属布线层、钝化层及导电凸点，且至少有部分导电凸点扇出至所述厚胶层上方，所述金属布线层通过所述介质层上形成的开口与所述芯片的焊垫电连接，所述导电凸点通过所述钝化层上形成的开口与所述金属布线层电连接。5.根据权利要求1或3所述的芯片嵌入硅基式扇出型封装结构，其特征在于，所述厚胶层为不可光刻胶，且该厚胶层包覆所述芯片侧面并填充入所述芯片侧面与所述凹槽A之间的间隙内；所述厚胶层及所述芯片的焊盘面上铺设有介质层，所述介质层上依次设置有金属布线层、钝化层及导电凸点，且至少有部分导电凸点扇出至所述厚胶层上方，所述金属布线层通过所述介质层上形成的开口与所述芯片的焊垫电连接，所述导电凸点通过所述钝化层上形成的开口与所述金属布线层电连接。6.根据权利要求1或3所述的芯片嵌入硅基式扇出型封装结构，其特征在于，所述厚胶层为不可光刻胶，且该厚胶层包覆所述芯片的焊盘面及侧面，并填充入所述芯片侧面与所述凹槽A之间的间隙内；所述厚胶层上依次设置有金属布线层、钝化层及导电凸点，且至少有部分导电凸点扇出至所述厚胶层上方，所述金属布线层通过所述厚胶层上形成的开口与所述芯片的焊垫电连接，所述导电凸点通过所述钝化层上形成的开口与所述金属布线层电连接。7.根据...

【专利技术属性】
技术研发人员：于大全，邹益朝，黄真瑞，
申请(专利权)人：华天科技昆山电子有限公司，
类型：发明
国别省市：江苏,32