一种芯片封装体及其方法、芯片、录像设备及电子设备技术

本发明专利技术涉及芯片封装技术领域，特别是涉及一种芯片封装体及其方法、芯片、录像设备及电子设备。其中，该芯片封装体包括存储芯片及逻辑芯片，逻辑芯片包括第一排引脚组及第二排引脚组，第一排引脚组及第二排引脚组至少包括与存储芯片的各个引脚一一对应连接的若干引脚，并且第一排引脚组的一端还设置有至少一个冗余数据引脚。在封装逻辑芯片与存储芯片时，当逻辑芯片与存储芯片之间的特定引脚(例如，电源引脚)未正对着，或者虽然位于同一侧但是为了实现对应的特定引脚之间的互连，而出现打线交叉时，可以利用该冗余数据引脚与存储芯片的其它数据引脚进行连接，从而避免为了实现特定引脚之间的互连而使数据引脚的打线出现交叉的问题发生。

Chip package and its method, chip, video recording device and electronic equipment

The invention relates to the technical field of chip encapsulation, in particular to a chip package and a method thereof, a chip, a video recording device and an electronic device. Among them, the chip package includes a memory chip and logic chip, logic chip includes a first pin group and two pin group, the first row pin group and two rows of pin group at least comprises each pin and memory chip corresponding to a plurality of pins connected, and the first row pin group is provided with at least one redundancy data pin. In the logic chip and memory chip package, when a specific pin between logic chip and memory chip (e.g., power pins) not to, or although located on the same side but in order to achieve the interconnection between specific pins, and wire cross, can connect with other data pins of the redundant data pin with the memory chip, so as to avoid in order to achieve specific interconnection between pin and the wire data pin cross problem.

【技术实现步骤摘要】
一种芯片封装体及其方法、芯片、录像设备及电子设备
本专利技术涉及芯片封装
，特别是涉及一种芯片封装体及其方法、芯片、录像设备及电子设备。
技术介绍
目前，许多内存芯片常常会以封装方式与逻辑芯片同时进行封装，例如，将DDR内存芯片与逻辑芯片分别放置于承载基板上，再利用打线方式分别将DDR芯片的输出/输入引脚、逻辑芯片的输出/输入引脚与承载基板的焊盘进行连接，从而将DDR内存芯片与逻辑芯片封装为一个封装结构。然而，专利技术人在实现本专利技术的过程中，发现现有相关技术至少存在以下问题：由于逻辑芯片的电压引脚或接地引脚与DDR内存芯片的电压引脚或接地引脚不是位于同一侧，或者，即使都位于同一侧但不是正对的，对此结构的芯片封装体打线比较困难，并且容易出现打线交叉。
技术实现思路
本专利技术实施例的一个目的旨在提供一种芯片封装体及其方法、芯片、录像设备及电子设备，其解决了现有逻辑芯片与存储芯片在打线时，容易出现交叉的技术问题。为解决上述技术问题，本专利技术实施例提供以下技术方案：在第一方面，本专利技术实施例公开一种芯片封装体，所述芯片封装体包括存储芯片及逻辑芯片，所述逻辑芯片包括第一排引脚组及与所述第一排引脚组相对的第二排引脚组，所述第一排引脚组及第二排引脚组至少包括与所述存储芯片的各个引脚一一对应连接的若干引脚，并且所述第一排引脚组的一端还设置有至少一个冗余数据引脚。可选地，所述第一排引脚组的另一端设置有至少一个冗余数据引脚；或者，所述第二排引脚组的一端设置有至少一个冗余数据引脚；或者，所述第二排引脚组的另一端设置有至少一个冗余数据引脚。可选地，所述存储芯片封装于所述第一排引脚组与所述第二排引脚组之间。可选地，所述存储芯片的引脚方式为双排直列。可选地，所述存储芯片包括SDRSDRAM芯片或DDRSDRAM芯片。在第二方面，本专利技术实施例提供一种芯片，所述芯片包括第一排引脚组及与所述第一排引脚组相对的第二排引脚组，所述第一排引脚组的一端设置有至少一个冗余数据引脚。可选地，所述第一排引脚组的另一端设置有至少一个冗余数据引脚；或者，所述第二排引脚组的一端设置有至少一个冗余数据引脚；或者，所述第二排引脚组的另一端设置有至少一个冗余数据引脚。在第三方面，本专利技术实施例提供一种芯片封装方法，所述方法包括：在逻辑芯片的第一排引脚组的一端设置至少一个冗余数据引脚；将所述逻辑芯片与存储芯片进行封装。可选地，所述方法还包括：在所述逻辑芯片的第一排引脚组的另一端设置至少一个冗余数据引脚；或者，在所述逻辑芯片的第二排引脚组的一端设置至少一个冗余数据引脚；或者，在所述逻辑芯片的第二排引脚组的另一端设置至少一个冗余数据引脚。可选地，所述将所述逻辑芯片与存储芯片进行封装，包括：将所述存储芯片封装于所述逻辑芯片的第一排引脚组与所述逻辑芯片的第二排引脚组之间。在第四方面，本专利技术实施例提供一种录像设备，所述录像设备包括上述的芯片封装体。在第五方面，本专利技术实施例提供一种电子设备，所述电子设备包括上述的芯片封装体。在本专利技术各个实施例中，由于逻辑芯片的第一排引脚组的一端设置有至少一个冗余数据引脚，在封装逻辑芯片与存储芯片时，当逻辑芯片与存储芯片之间的特定引脚(例如，电源引脚)未正对着，或者虽然位于同一侧但是为了实现对应的特定引脚之间的互连，而出现打线交叉时，可以利用该冗余数据引脚与存储芯片的其它数据引脚进行连接，从而避免为了实现特定引脚之间的互连而使数据引脚的打线出现交叉的问题发生。附图说明一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。图1为本专利技术实施例提供一种芯片封装体的结构示意图；图1a为本专利技术实施例提供一种2MbyteSDRSDRAM的存储芯片的引脚结构示意图；图1b为本专利技术实施例提供一种8MbyteSDRSDRAM的存储芯片的引脚结构示意图；图1c为本专利技术实施例提供一种8MbyteDDRSDRAM的存储芯片的引脚结构示意图；图2为本专利技术实施例提供一种逻辑芯片的引脚结构示意图；图3为本专利技术另一实施例提供另一种逻辑芯片的引脚结构示意图；图4为本专利技术又另一实施例提供另一种逻辑芯片的引脚结构示意图；图5为本专利技术又再另一实施例提供另一种逻辑芯片的引脚结构示意图；图6为本专利技术另一实施例提供另一种芯片封装体的结构示意图；图7为本专利技术又另一实施例提供另一种芯片封装体的结构示意图；图8为本专利技术实施例提供一种芯片封装方法的流程示意图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。图1为本专利技术实施例提供一种芯片封装体的结构示意图。如图1所示，该芯片封装体100基于MCP(Multi-chippackage，多芯片封装)设计，将存储芯片11与逻辑芯片12进行封装，在不显著增加各个芯片尺寸的同时，其还能够提供芯片封装体100的集成度与存储容量。在一些实施例中，存储芯片11可以包括SDRSDRAM芯片或DDRSDRAM芯片(SynchronousDynamicRandomAccessMemory，同步动态随机存储器)。其中，基于MCP设计方式，该芯片封装体100还可以封装多个及多种类型的存储芯片，例如，芯片封装体100还可以封装NAND型闪存存储器(NANDflashmemory)或NOR型闪存存储器以及等等。在一些实施例中，用户可以根据产品类型及业务需求自行对芯片封装体100封装对应的存储芯片，例如，在行车记录仪、IP摄像头(网络摄像头)、无人飞行器等产品中，为了实现对数据进行存储、读取、逻辑运算以及等等，需要在上述产品中封装对应的存储芯片，用户可以根据存储芯片11的容量、读取速率、带宽以及其它评价参数，对该芯片封装体100封装符合SDRAM(SDR或者DDR)标准的存储芯片。例如，在录像设备中，芯片封装体100封装的存储芯片类型为SDRSDRAM芯片。在配置VGA标准的电子产品中，可以根据存储芯片的容量对芯片封装体100封装满足数据存储要求的存储芯片。在配置720P或1080P格式标准的电子产品中，可以根据存储芯片的读取速率及带宽对芯片封装体100封装对应的存储芯片。形成芯片封装体100时，存储芯片11与逻辑芯片12之间的引脚进行打线而互连。在一些实施例中，逻辑芯片12为具有逻辑运算功能的芯片电路，其可以从存储芯片11中写入数据和读取数据，以完成逻辑运算。将该芯片封装体100集成于不同类型的电子产品时，用户可以根据电子产品的数据处理需要以选择对应的逻辑芯片12。逻辑芯片12可以是基于一定数据协议标准以完成数据运算的芯片。例如，在录像设备，逻辑芯片12可以为视频信号处理芯片，用于处理视频信号，并且将处理后的视频信号存储于存储芯片11。进一步的，逻辑芯片12还可以只是用于完成数据运算的中央处理器(CentralProcessingUnit，CPU)。在一些实施例中，将存储芯片11与逻辑芯片12进行封装而形成芯片封装体100时，用户可以根据具体产品的需要，可以在芯片封装体100中封装对应的分立器件(如分立无源器件)，本文档来自技高网...

【技术保护点】
一种芯片封装体，其特征在于，包括存储芯片及逻辑芯片，所述逻辑芯片包括第一排引脚组及与所述第一排引脚组相对的第二排引脚组，所述第一排引脚组及第二排引脚组至少包括与所述存储芯片的各个引脚一一对应连接的若干引脚，并且所述第一排引脚组的一端还设置有至少一个冗余数据引脚。

【技术特征摘要】
1.一种芯片封装体，其特征在于，包括存储芯片及逻辑芯片，所述逻辑芯片包括第一排引脚组及与所述第一排引脚组相对的第二排引脚组，所述第一排引脚组及第二排引脚组至少包括与所述存储芯片的各个引脚一一对应连接的若干引脚，并且所述第一排引脚组的一端还设置有至少一个冗余数据引脚。2.根据权利要求1所述的芯片封装体，其特征在于，所述第一排引脚组的另一端设置有至少一个冗余数据引脚；或者，所述第二排引脚组的一端设置有至少一个冗余数据引脚；或者，所述第二排引脚组的另一端设置有至少一个冗余数据引脚。3.根据权利要求1或2所述的芯片封装体，其特征在于，所述存储芯片封装于所述第一排引脚组与所述第二排引脚组之间。4.根据权利要求3所述的芯片封装体，其特征在于，所述存储芯片的引脚方式为双排直列。5.根据权利要求3所述的芯片封装体，其特征在于，所述存储芯片包括SDRSDRAM芯片或DDRSDRAM芯片。6.一种芯片，其特征在于，所述芯片包括第一排引脚组及与所述第一排引脚组相对的第二排引脚组，所述第一排引脚组的一端设置有至少一个冗余数据引脚...

【专利技术属性】
技术研发人员：朱国钟，梁明亮，莫昌文，许夏辉，
申请(专利权)人：建荣半导体深圳有限公司，建荣集成电路科技珠海有限公司，珠海煌荣集成电路科技有限公司，
类型：发明
国别省市：广东,44