半导体结构的制造方法技术

一种半导体结构的制造方法，包括：形成包括第一区域和第二区域的衬底；在衬底上形成图形化的硬掩膜层；在第一区域形成第一伪栅结构，包括第一伪栅氧化层和第一伪栅电极层，在第二区域形成第二伪栅结构，包括第二伪栅氧化层和第二伪栅电极层；去除第一伪栅结构顶部的硬掩膜层和第一伪栅结构；在第一鳍部表面形成第一栅氧化层；去除第二伪栅结构顶部的硬掩膜层和第二伪栅结构；分别在第一区域、第二区域形成第一栅极结构和第二栅极结构。本发明专利技术采用硬掩膜层保护第二伪栅结构，避免第二伪栅电极层因形成第一栅氧化层的氧化工艺而被氧化形成氧化层，从而避免去除氧化层的工艺对介质层造成损耗，进而提高半导体器件的电学性能。

Method for manufacturing semiconductor structure

Method of fabricating a semiconductor structure includes a substrate forming a first region and a second region; forming a hard mask layer patterned on a substrate; forming a first dummy gate structure in the first area, including first dummy gate oxide layer and a first gate electrode layer is formed of second pseudo, pseudo gate structure in the second region, including second the pseudo gate oxide layer and the gate electrode second pseudo layer; removing the first pseudo gate structure at the top of the hard mask layer and the first dummy gate structure is formed on the first surface of the fin; the first gate oxide layer; a hard mask layer and second pseudo gate structure removing the top second pseudo grid structure respectively; forming a first gate structure and the second gate structure in the first region and a second region. The invention adopts the hard mask to protect the second dummy gate structure, to avoid the pseudo second gate electrode layer due to oxidation process to form a first gate oxide layer is oxidized to form an oxide layer, so as to avoid the process of removing the oxide layer caused by the loss of the dielectric layer, so as to improve the electrical properties of semiconductor devices can.

【技术实现步骤摘要】
半导体结构的制造方法
本专利技术涉及半导体领域，尤其涉及一种半导体结构的制造方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。鳍式场效应管按照功能区分主要分为核心(Core)器件和周边(I/O)器件(或称为输入/输出器件)。按照鳍式场效应管的电性类型区分，核心器件可分为核心NMOS器件和核心PMOS器件，周边器件可分为周边NMOS器件和周边PMOS器件。通常情况下，周边器件的工作电压比核心器件的工作电压大的多。为防止电击穿等问题，当器件的工作电压越大时，要求器件的栅介质层的厚度越厚，因此，周边器件的栅介质层的厚度通常大于核心器件的栅介质层的厚度。但是，现有技术形成的半导体器件的电学性能较差。
技术实现思路
本专利技术解决的问题是提供一种半导体结构的制造方法，提高半导体器件的电学性能。为解决上述问题，本专利技术提供一种半导体结构的制造方法。包括如下步骤：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述衬底包括第一区域和第二区域，凸出于所述第一区域衬底的鳍部为第一鳍部，凸出于所述第二区域衬底的鳍部为第二鳍部；在所述半导体基底表面形成伪栅氧化膜以及位于所述伪栅氧化膜表面的伪栅电极膜，在所述伪栅电极膜表面形成图形化的硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述伪栅电极膜和伪栅氧化膜，在所述第一鳍部表面形成第一伪栅结构并在所述第二鳍部表面形成第二伪栅结构，其中，所述第一伪栅结构包括第一伪栅氧化层和第一伪栅电极层，所述第二伪栅结构包括第二伪栅氧化层和第二伪栅电极层；在所述半导体基底表面形成介质层，所述介质层与所述硬掩膜层齐平并露出所述硬掩膜层顶部表面；去除所述第一伪栅电极层表面的硬掩膜层和第一伪栅结构，暴露出所述第一鳍部的部分表面并在所述介质层内形成第一开口；在所述第一开口底部的第一鳍部表面形成第一栅氧化层；在形成所述第一栅氧化层之后，去除所述第二伪栅电极层表面的硬掩膜层和第二伪栅结构，暴露出所述第二鳍部的部分表面并在所述介质层内形成第二开口；在所述第一栅氧化层表面、第一开口侧壁以及第二开口的底部和侧壁上形成栅介质层；在所述第一开口和第二开口中填充金属层，位于所述第一开口中的第一栅氧化层、栅介质层和金属层构成第一栅极结构，位于所述第二开口中的栅介质层和金属层构成第二栅极结构。可选的，在所述第一开口和第二开口中填充金属层，位于所述第一开口中的第一栅氧化层、栅介质层和金属层构成第一栅极结构，位于所述第二开口中的栅介质层和金属层构成第二栅极结构。可选的，所述第一伪栅氧化层和第二伪栅氧化层的材料为氧化硅。可选的，形成所述第一伪栅氧化层和第二伪栅氧化层的工艺为原子层沉积工艺。可选的，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含硅的前驱体，工艺温度为80摄氏度至300摄氏度，压强为0.1托至20托，沉积次数为5次至50次。可选的，去除所述第一伪栅电极层表面的硬掩膜层和第一伪栅结构的步骤包括：在所述半导体基底表面形成光刻胶层，所述光刻胶层覆盖所述第二伪栅电极层表面的硬掩膜层表面和第二鳍部表面并暴露出所述第一伪栅电极层表面的硬掩膜层；以所述光刻胶层为掩膜，依次刻蚀去除所述第一伪栅电极层表面的硬掩膜层、第一伪栅电极层和第一伪栅氧化层直至暴露出所述第一鳍部的部分表面；去除所述光刻胶层。可选的，去除所述第二伪栅电极层表面的硬掩膜层和第二伪栅结构的步骤包括：在所述半导体基底表面形成深紫外光吸收氧化层，所述深紫外光吸收氧化层覆盖所述第一栅氧化层表面和第一鳍部表面并暴露出所述第二伪栅电极层表面的硬掩膜层；以所述深紫外光吸收氧化层为掩膜，依次刻蚀去除所述第二伪栅电极层表面的硬掩膜层、第二伪栅电极层和第二伪栅氧化层直至暴露出所述第二鳍部的部分表面；去除所述深紫外光吸收氧化层。可选的，去除所述第一、第二伪栅电极层表面的硬掩膜层的工艺为湿法刻蚀工艺。可选的，所述湿法刻蚀工艺所采用的溶液为磷酸溶液。可选的，去除所述第一、第二伪栅结构的工艺为等离子体干法刻蚀工艺。可选的，所述第一栅氧化层的材料为氧化硅。可选的，形成所述第一栅氧化层的工艺为原位蒸汽生成氧化工艺。可选的，所述原位蒸汽生成氧化工艺的工艺参数包括：提供O2和H2，O2流量为1sccm至30sccm，H2流量为1.5sccm至15sccm，腔室温度为700摄氏度至1200摄氏度。可选的，所述栅介质层的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。可选的，所述第一区域为N型区或P型区，所述第二区域为N型区或P型区，所述第一区域和第二区域类型相同。可选的，在所述第一栅氧化层表面、第一开口侧壁以及第二开口的底部和侧壁上形成栅介质层后，在所述第一开口和第二开口中填充金属层之前，还包括：在所述栅介质层表面形成功函数层；所述第一区域和第二区域为N型区，所述功函数层为N型功函数材料；或者，所述第一区域和第二区域为P型区，所述功函数层为P型功函数材料。可选的，所述第一区域和第二区域为N型区，所述功函数层的材料包括TiAl、TaAlN、TiAlN、MoN、TaCN和AlN中的一种或几种；或者，所述第一区域和第二区域为P型区，所述功函数层的材料包括Ta、TiN、TaN、TaSiN和TiSiN中的一种或几种。可选的，形成所述第一栅极结构和第二栅极结构的步骤包括：在所述第一开口底部的第一栅氧化层表面、第一开口侧壁、第二开口底部以及第二开口侧壁上形成栅介质层，所述栅介质层还覆盖所述介质层顶部表面；在所述栅介质层表面形成功函数层；在所述功函数层表面形成金属层，所述金属层填充满所述第一开口和第二开口且所述金属层顶部高于所述介质层顶部；研磨去除高于所述介质层顶部的金属层，在所述第一区域的功函数层表面形成第一栅电极层，在所述第二区域的功函数层表面形成第二栅电极层。可选的，研磨去除高于所述介质层顶部的金属层的同时，研磨去除高于所述介质层顶部的栅介质层和功函数层，在所述第一区域形成位于所述第一栅氧化层表面和第一开口侧壁的第一栅介质层，以及位于所述第一栅介质层表面的第一功函数层；在所述第二区域形成位于所述第二开口底部和侧壁的第二栅介质层以及位于所述第二栅介质层表面的第二功函数层。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术在形成第一伪栅结构和第二伪栅结构后保留所述本文档来自技高网...

【技术保护点】
一种半导体结构的制造方法，其特征在于，包括：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述衬底包括第一区域和第二区域，凸出于所述第一区域衬底的鳍部为第一鳍部，凸出于所述第二区域衬底的鳍部为第二鳍部；在所述半导体基底表面形成伪栅氧化膜以及位于所述伪栅氧化膜表面的伪栅电极膜，在所述伪栅电极膜表面形成图形化的硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述伪栅电极膜和伪栅氧化膜，在所述第一鳍部表面形成第一伪栅结构并在所述第二鳍部表面形成第二伪栅结构，其中，所述第一伪栅结构包括第一伪栅氧化层和第一伪栅电极层，所述第二伪栅结构包括第二伪栅氧化层和第二伪栅电极层；在所述半导体基底表面形成介质层，所述介质层与所述硬掩膜层齐平并露出所述硬掩膜层顶部表面；去除所述第一伪栅电极层表面的硬掩膜层和第一伪栅结构，暴露出所述第一鳍部的部分表面并在所述介质层内形成第一开口；在所述第一开口底部的第一鳍部表面形成第一栅氧化层；在形成所述第一栅氧化层之后，去除所述第二伪栅电极层表面的硬掩膜层和第二伪栅结构，暴露出所述第二鳍部的部分表面并在所述介质层内形成第二开口；在所述第一栅氧化层表面、第一开口侧壁以及第二开口的底部和侧壁上形成栅介质层；在所述第一开口和第二开口中填充金属层，位于所述第一开口中的第一栅氧化层、栅介质层和金属层构成第一栅极结构，位于所述第二开口中的栅介质层和金属层构成第二栅极结构。...

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述衬底包括第一区域和第二区域，凸出于所述第一区域衬底的鳍部为第一鳍部，凸出于所述第二区域衬底的鳍部为第二鳍部；在所述半导体基底表面形成伪栅氧化膜以及位于所述伪栅氧化膜表面的伪栅电极膜，在所述伪栅电极膜表面形成图形化的硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述伪栅电极膜和伪栅氧化膜，在所述第一鳍部表面形成第一伪栅结构并在所述第二鳍部表面形成第二伪栅结构，其中，所述第一伪栅结构包括第一伪栅氧化层和第一伪栅电极层，所述第二伪栅结构包括第二伪栅氧化层和第二伪栅电极层；在所述半导体基底表面形成介质层，所述介质层与所述硬掩膜层齐平并露出所述硬掩膜层顶部表面；去除所述第一伪栅电极层表面的硬掩膜层和第一伪栅结构，暴露出所述第一鳍部的部分表面并在所述介质层内形成第一开口；在所述第一开口底部的第一鳍部表面形成第一栅氧化层；在形成所述第一栅氧化层之后，去除所述第二伪栅电极层表面的硬掩膜层和第二伪栅结构，暴露出所述第二鳍部的部分表面并在所述介质层内形成第二开口；在所述第一栅氧化层表面、第一开口侧壁以及第二开口的底部和侧壁上形成栅介质层；在所述第一开口和第二开口中填充金属层，位于所述第一开口中的第一栅氧化层、栅介质层和金属层构成第一栅极结构，位于所述第二开口中的栅介质层和金属层构成第二栅极结构。2.如权利要求1所述的半导体结构的制造方法，其特征在于，所述第一伪栅氧化层和第二伪栅氧化层的材料为氧化硅。3.如权利要求1所述的半导体结构的制造方法，其特征在于，形成所述第一伪栅氧化层和第二伪栅氧化层的工艺为原子层沉积工艺。4.如权利要求3所述的半导体结构的制造方法，其特征在于，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含硅的前驱体，工艺温度为80摄氏度至300摄氏度，压强为0.1托至20托，沉积次数为5次至50次。5.如权利要求1所述的半导体结构的制造方法，其特征在于，去除所述第一伪栅电极层表面的硬掩膜层和第一伪栅结构的步骤包括：在所述半导体基底表面形成光刻胶层，所述光刻胶层覆盖所述第二伪栅电极层表面的硬掩膜层表面和第二鳍部表面并暴露出所述第一伪栅电极层表面的硬掩膜层；以所述光刻胶层为掩膜，依次刻蚀去除所述第一伪栅电极层表面的硬掩膜层、第一伪栅电极层和第一伪栅氧化层直至暴露出所述第一鳍部的部分表面；去除所述光刻胶层。6.如权利要求1所述的半导体结构的制造方法，其特征在于，去除所述第二伪栅电极层表面的硬掩膜层和第二伪栅结构的步骤包括：在所述半导体基底表面形成深紫外光吸收氧化层，所述深紫外光吸收氧化层覆盖所述第一栅氧化层表面和第一鳍部表面并暴露出所述第二伪栅电极层表面的硬掩膜层；以所述深紫外光吸收氧化层为掩膜，依次刻蚀去除所述第二伪栅电极层表面的硬掩膜层、第二伪栅电极层和第二伪栅氧化层直至暴露出所述第二鳍部的部分表面；去除所述深紫外光吸收氧化层。7.如权利要求1所述的半导体结构的制造方法，其特征在于，去除...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31