宽接口存储器时序控制电路和宽接口存储器制造技术

一种宽接口存储器时序控制电路和宽接口存储器，宽接口存储器时序控制电路包括：脉冲发生器、驱动电路、多个横向时间追踪电路以及复位控制单元，复位控制单元适于在当前级的横向时间追踪电路完成追踪后，启动后一级横向时间追踪电路开始追踪，并同步对所述当前级的横向时间追踪电路开始复位。本发明专利技术的技术方案使得整个存储阵列的追踪操作和复位操作相互复用，提高了追踪效率，进而提高了宽接口存储器的速度。

Wide interface memory sequential control circuit and wide interface memory

A wide memory interface timing control circuit and a wide memory interface, wide memory interface timing control circuit comprises a pulse generator, drive circuit, a plurality of horizontal time tracking circuit and reset control unit, reset control unit is adapted in the transverse current level tracking circuit to complete the follow-up, after the start of a horizontal time tracking circuit tracking and synchronous horizontal time on the current level of the track circuit to reset. The technical proposal of the invention enables the tracking and reset operation of the memory array to be multiplexed with each other, thereby improving the tracking efficiency, and improving the speed of the wide interface memory.

【技术实现步骤摘要】
宽接口存储器时序控制电路和宽接口存储器
本专利技术涉及半导体集成电路的嵌入式存储器
，尤其涉及一种宽接口存储器时序控制电路和宽接口存储器。
技术介绍
嵌入式存储器是当前集成电路(IntegratedCircuit，IC)的关键模块，是片上系统(System-on-Chip，SoC)的重要组成部分。嵌入式存储器在功耗、速度稳定性和集成度等方面将对SoC的性能起到决定性的作用。与现在市场上其他类型的半导体存储器相比，静态随机存取存储器(StaticRandomAccessMemory，SRAM)具有低功耗和快速存储数据的优点，在便携式消费电子方面以及缓存等高端领域被广泛应用。作为半导体存储器，稳定地存储数据是SRAM最重要的功能。在稳定性设计中，首先需要解决的是如何产生准确有效的时序控制信号。同时，为保持其相对其他存储器的优势，SRAM应具有更小的访问时间，能够更快的写入和读出数据。现有技术中，静态存储器直接和处理器里的计算单元相对接，需要具备与计算单元相差不大的速度。宽接口的存储器相对于普通的存储器，其存储阵列更宽。图1是现有技术一种存储器时序控制电路结构示意图。存储阵列分为存储阵列S0，存储阵列S1和存储阵列S2。脉冲信号发生器101对外部时钟信号CK进行反应。外部时钟信号CK的上升沿触发脉冲触发器101，产生高电平信号；高电平信号一方面产生打开列选择器(YMUX)的信号YL0、YL1和YL2，另一方面经过反相器102、反相器103的传输，产生字线信号WL0，WL1和WL2；高电平信号经过反相器104、105、106、107、108、109以及反向单元110放电，产生位追踪线信号DBL，追踪阵列内位线信号，位追踪线信号DBL使反相器111的输出端置1，传输至脉冲触发器101的复位端对脉冲触发器101进行复位，同时打开灵敏放大器的使能信号SA0，SA0和SA1；脉冲触发器101产生的低电平复位信号，一方面产生关闭列选择器的信号YL0、YL1和YL2，同时经反相器102、103关闭字线信号WL0、WL1和WL2；复位信号经反相器104、105、106、107、108、109、110、111回到脉冲触发器101，关闭灵敏放大器信号，结束一个完整的周期。但是，在宽接口存储器中，由于存储阵列更宽，横向追踪字线的过程在整个时序控制周期中会耗费很长的时间，导致宽接口存储阵列的读写速度慢，降低了存储阵列的操作效率。
技术实现思路
本专利技术解决的技术问题是如何提高宽接口存储器的读写速度。为解决上述技术问题，本专利技术实施例提供一种宽接口存储器时序控制电路，用于对存储阵列进行时序控制，所述存储阵列包括多个存储阵列块，每一存储阵列块都具有字线、位线和灵敏放大器控制线，所述宽接口存储器时序控制电路包括：脉冲发生器、驱动电路以及多个横向时间追踪电路，其中，所述脉冲发生器的时钟输入端适于输入时钟信号，其输出端耦接所述驱动电路；所述驱动电路耦接所述字线和所述位线；多个所述横向时间追踪电路适于分别追踪多个所述存储阵列块的横向时间，并在完成追踪后驱动所述灵敏放大器控制线，所述横向时间是所述驱动电路驱动所述字线的时间；，所述宽接口存储器时序控制电路还包括：复位控制单元，适于在当前级的横向时间追踪电路完成追踪后，启动后一级横向时间追踪电路开始追踪，并同步对所述当前级的横向时间追踪电路开始复位。可选的，所述复位控制单元在追踪垂直时间完成后，启动第一级横向时间追踪电路追踪第一存储阵列块的横向时间，所述垂直时间是译码使能所述位线的时间以及驱动所述位线的时间。可选的，所述驱动电路包括：垂直时间追踪电路，其输入端连接所述脉冲发生器的输出端，所述垂直时间追踪电路适于追踪译码使能所述位线的时间。可选的，所述复位控制单元包括：反相单元、PMOS管、第一反相器、第二反相器和第三反相器；所述反相单元的输入端连接所述垂直时间追踪电路的输出端，所述第一反相器的输入端耦接所述第一级横向时间追踪电路的输出端，所述第一反相器的输出端耦接所述第一级横向时间追踪电路的输入端；所述第二反相器的输入端耦接所述第一级横向时间追踪电路的输出端和所述脉冲发生器的复位端，所述第二反相器的输出端耦接所述第一PMOS管的栅极；所述第一PMOS管的漏极接电源，所述第一PMOS管的源极耦接所述第三反相器的输入端和所述反相单元的输出端；所述第三反相器输出端耦接所述第一级横向时间追踪电路的输入端。可选的，所述反相单元包括第二PMOS管和NMOS管；所述第二PMOS管的栅极耦接所述垂直时间追踪电路的输出端，所述第二PMOS管的漏极耦接电源，所述第二PMOS管的源极作为所述反向单元的输出端；所述NMOS管的栅极耦接所述第二PMOS管的栅极，所述NMOS管的源极耦接所述第二PMOS管的源极，所述NMOS管的漏极接地。可选的，所述第一级横向时间追踪电路包括：与非门和第四反相器；所述与非门的输入端耦接所述第一反相器的输出端和所述第三反相器的输出端，所述与非门的输出端耦接所述第四反相器的输入端；所述第四反相器的输出端作为所述第一级横向时间追踪电路的输出端。可选的，所述第一级横向时间追踪电路之后的多个横向时间追踪电路包括：至少两个级联的反相器。可选的，所述驱动电路还包括多个级联的位线译码使能电路，分别对多个所述存储阵列块的位线进行使能控制，其中，第一级位线译码使能电路包括至少两个级联的反相器；所述第一级位线译码使能电路之后的每一级位线译码使能电路包括：或非门和反相器，其中，所述或非门的第一输入端耦接前一级位线使能电路的输出端，所述或非门的第二输入端耦接前一级横向时间追踪电路的输出端，所述或非门的输出端连接所述反相器的输入端，所述反相器的输出端作为所述位线使能电路的输出端。可选的，所述垂直时间追踪电路包括至少四个级联的反相器：第五反相器、第六反相器、第七反相器和第八反相器；所述第五反相器的输入端耦接所述脉冲发生器的输出端，输出端耦接所述第六反相器的输入端；所述第六反相器的输出端耦接所述第七反相器的输入端和所述位线译码使能电路的输入端；所述第七反相器的输出端耦接所述第八反相器的输入端；所述第八反相器的输出端作为所述垂直追踪电路的输出端。为解决上述技术问题，本专利技术实施例还公开了一种宽接口存储器，宽接口存储器包括所述宽接口存储器时序控制电路以及与其耦合的存储阵列。可选的，所述存储阵列块包括至少两个并联的灵敏放大器控制线；所述灵敏放大器控制线耦接对应于所述存储阵列块的横向时间追踪电路的输出端。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术实施例的宽接口存储器时序控制电路通过设置复位控制单元，可以在当前级的横向时间追踪电路完成追踪后，启动后一级横向时间追踪电路开始追踪，并同步对所述当前级的横向时间追踪电路开始复位操作；从而使得整个存储阵列在进行横向时间追踪的同时进行复位操作，不同横向时间追踪电路的追踪操作和复位操作相互复用，提高了追踪效率，进而提高了宽接口存储器的速度。进一步，所述存储阵列块包括至少两个并联的灵敏放大器控制线；所述灵敏放大器控制线耦接当前级的横向时间追踪电路的输出端，将同一块存储阵列字线的追踪分为至少两个部分，从而实现在一段追踪完成后立即进行灵敏放大器的使能，本文档来自技高网...

【技术保护点】
一种宽接口存储器时序控制电路，用于对存储阵列进行时序控制，所述存储阵列包括多个存储阵列块，每一存储阵列块都具有字线、位线和灵敏放大器控制线，所述宽接口存储器时序控制电路包括：脉冲发生器、驱动电路以及多个横向时间追踪电路，其中，所述脉冲发生器的时钟输入端适于输入时钟信号，其输出端耦接所述驱动电路；所述驱动电路耦接所述字线和所述位线；多个所述横向时间追踪电路适于分别追踪多个所述存储阵列块的横向时间，并在完成追踪后驱动所述灵敏放大器控制线，所述横向时间是所述驱动电路驱动所述字线的时间；其特征在于，还包括：复位控制单元，适于在当前级的横向时间追踪电路完成追踪后，启动后一级横向时间追踪电路开始追踪，并同步对所述当前级的横向时间追踪电路开始复位。

【技术特征摘要】
1.一种宽接口存储器时序控制电路，用于对存储阵列进行时序控制，所述存储阵列包括多个存储阵列块，每一存储阵列块都具有字线、位线和灵敏放大器控制线，所述宽接口存储器时序控制电路包括：脉冲发生器、驱动电路以及多个横向时间追踪电路，其中，所述脉冲发生器的时钟输入端适于输入时钟信号，其输出端耦接所述驱动电路；所述驱动电路耦接所述字线和所述位线；多个所述横向时间追踪电路适于分别追踪多个所述存储阵列块的横向时间，并在完成追踪后驱动所述灵敏放大器控制线，所述横向时间是所述驱动电路驱动所述字线的时间；其特征在于，还包括：复位控制单元，适于在当前级的横向时间追踪电路完成追踪后，启动后一级横向时间追踪电路开始追踪，并同步对所述当前级的横向时间追踪电路开始复位。2.根据权利要求1所述的宽接口存储器时序控制电路，其特征在于，所述复位控制单元在追踪垂直时间完成后，启动第一级横向时间追踪电路追踪第一存储阵列块的横向时间，所述垂直时间是译码使能所述位线的时间以及驱动所述位线的时间。3.根据权利要求2所述的宽接口存储器时序控制电路，其特征在于，所述驱动电路包括：垂直时间追踪电路，其输入端连接所述脉冲发生器的输出端，所述垂直时间追踪电路适于追踪译码使能所述位线的时间。4.根据权利要求3所述的宽接口存储器时序控制电路，其特征在于，所述复位控制单元包括：反相单元、第一PMOS管、第一反相器、第二反相器和第三反相器；所述反相单元的输入端连接所述垂直时间追踪电路的输出端，所述第一反相器的输入端耦接所述第一级横向时间追踪电路的输出端，所述第一反相器的输出端耦接所述第一级横向时间追踪电路的输入端；所述第二反相器的输入端耦接所述第一级横向时间追踪电路的输出端和所述脉冲发生器的复位端，所述第二反相器的输出端耦接所述第一PMOS管的栅极；所述第一PMOS管的漏极接电源，所述第一PMOS管的源极耦接所述第三反相器的输入端和所述反相单元的输出端；所述第三反相器输出端耦接所述第一级横向时间追踪电路的输入端。5.根据权利要求4所述的宽接口存储器时序控制电路，其特征在于，所述反相单元包括第二PMOS管和NMOS管；所述第二PMOS管的栅极耦接所述垂直时间追踪电路的输出端，所...

【专利技术属性】
技术研发人员：杨杨，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：上海,31