一种基于RS触发器的BIT故障锁存方法技术

本发明专利技术属于飞行控制系统BIT(机内自测试)软件技术，涉及一种对飞行控制系统BIT测试结果进行故障锁存的方法。本方法能够十分方便的实现对BIT测试结果的故障锁存和故障复位功能。本发明专利技术兼顾非易失存储器中已经存储的测试故障信息，并且具有故障锁存功能，从而能够对相同BIT测试项在固定非易失性存储器地址进行故障存储，并且利用通用RS触发器简化了BIT故障锁存的实现方式，降低了功能实现的复杂性，大大提高了功能实现的可靠性和可测试性。

A BIT fault latch method based on RS trigger

The invention belongs to the BIT (in flight self test) software technology of a flight control system, and relates to a method for failure locking of the BIT test result of a flight control system. The method can realize the fault latch and reset function of the BIT test result very conveniently. The invention also has non testing fault information has been stored in the nonvolatile memory, and a fault latch function, so that the same BIT test items in the fixed non-volatile memory address fault is stored, and use common RS trigger BIT simplifies the fault latch, reducing the complexity of realization, greatly improves the reliability and testability of the function realization.

【技术实现步骤摘要】
一种基于RS触发器的BIT故障锁存方法
本专利技术属于飞行控制系统BIT(机内自测试)软件技术，涉及一种基于RS触发器的BIT故障锁存方法。
技术介绍
传统飞行控制系统对BIT测试结果的处理机制不考虑非易失存储器中已经存储的BIT测试故障信息，并且在BIT测试产生故障后没有故障锁存处理，只是简单进行故障记录。这种方法使得对于相同的BIT测试项，无法在非易失存储器中使用固定的地址空间对测试结果进行存储，只能在每次BIT测试完成并产生故障后在空闲的非易失存储器空间中重新进行故障信息存储，导致可用的非易失性存储器故障记录区越来越小，从而还需要经常清除故障来释放非易失性存储器空间，维护人员操作繁琐，使用不方便。此外，传统方法在进行非易失存储器故障清除时，是通过地面检测设备一次性清除飞控计算机的全部故障记录，而不能单独对某项BIT测试的故障信息进行复位和清除，降低了系统使用的灵活性，不利于系统维护。
技术实现思路
本专利技术的目的是：提出一种实现方便，兼顾非易失存储器中已经存储的测试故障信息，并且具有故障锁存和故障复位功能，从而能够对相同BIT测试项在固定非易失性存储器地址进行故障存储或清除的方法。本专利技术的技术方案是：将BIT测试的故障结果作为RS触发器输入的S端，将测试结果“取反”后和故障复位信号相“与”作为RS触发器输入的R端，RS触发器输出的Q端作为锁存在非易失性存储器的故障信号。所述的对飞行控制系统BIT测试结果进行故障锁存的方法，其步骤如下：步骤1：模型首次运行时读取非易失性存储器中存储的原故障信息；步骤2：将步骤1生成的故障信息，同BIT测试结果通过逻辑“与”进行综合；步骤3：使用步骤2综合后的结果作为RS触发器的S端输入信号；步骤4：使用2综合后的结果取反，并且与BIT测试复位信号通过逻辑“与”综合后后作为RS触发器的R端输入信号；步骤5：经过RS触发器逻辑处理后的信号通过所述RS触发器的Q端输出至非易失性存储器中该故障对应的地址中进行存储。所述的RS触发器为通用的RS触发器，其真值表如下：RSQn+100Qn01110011无效本专利技术具有的优点和有益效果：本专利技术能够对BIT测试结果进行故障锁存和复位，从而消除了在多次BIT测试中对相同测试项目重复进行故障记录的情况，并且利用通用RS触发器简化了BIT故障锁存和故障复位的实现方式，降低了功能实现的复杂性，大大提高了功能实现的可靠性和可测试性。此外，由于对每项BIT测试有各自独立的BIT测试复位信号，因此能够单独对某项BIT测试的故障信息进行复位和清除，不需要一次性清除飞控计算机的全部故障记录，从而提高了系统使用的灵活性和可维护性。附图说明图1是本专利技术一种基于RS触发器的BIT故障锁存方法的逻辑图；图2是本专利技术一种基于RS触发器的BIT故障锁存方法的流程图。具体实施方式下面以左副翼零位调零测试为例，对本方法的具体实施步骤进行详细说明：若非易失性存储器中存储的左副翼零位调零测试故障信息为无故障(0)，BIT的左副翼零位调零测试结果为故障(1)，BIT的左副翼零位调零测试产生的复位信号为不复位(0)，左副翼零位调零测试故障对应的地址为0xff001000。步骤1：将首次运行信号init(1表示首次运行)与非易失性存储器中存储的左副翼零位调零测试故障信息(0)相与，生成左副翼零位调零测试初始故障信息ail_l_rig_null_flt_init(0)；步骤2：将ail_l_rig_null_flt_init(0)同BIT的左副翼零位调零测试结果ail_l_rig_null_flt(1)通过逻辑“或”进行综合，生成ail_l_rig_null_intgr_flt(1)；步骤3：使用ail_l_rig_null_intgr_flt作为RS触发器的S端输入信号(1)；步骤4：使用ail_l_rig_null_intgr_flt取反，与BIT的左副翼零位调零测试复位信号ail_l_rig_flt_maint_rst(0)通过逻辑“与”综合后作为RS触发器的R端输入信号(0)；步骤5：经过RS触发器逻辑处理后的信号ail_l_rig_null_fl(值为1)通过所述RS触发器的Q端输出至非易失性存储器中左副翼零位调零测试故障对应的地址(0xff001000)中进行存储。采用模型化设计方法，首次运行时读取非易失性存储器中存储的原故障信息，同BIT测试结果通过逻辑“与”进行综合，将综合后的结果作为RS触发器的S端输入信号，将综合后的结果取反后和BIT测试复位信号通过逻辑“与”进行综合，综合后的结果作为RS触发器的R端输入信号，经过RS触发器逻辑处理后的信号通过RS触发器的Q端输出至非易失性存储器中该故障对应的地址中进行存储。由于RS触发器本身具备锁存和复位的功能，因此采取此方法能够十分方便的实现对BIT测试结果的故障锁存和故障复位功能。本专利技术兼顾非易失存储器中已经存储的测试故障信息，并且具有故障锁存功能，从而能够对相同BIT测试项在固定非易失性存储器地址进行故障存储，并且利用通用RS触发器简化了BIT故障锁存的实现方式，降低了功能实现的复杂性，大大提高了功能实现的可靠性和可测试性。本文档来自技高网...

【技术保护点】
一种基于RS触发器的BIT故障锁存方法，其特征在于，首次运行时读取非易失性存储器中存储的原故障信息，同BIT测试结果通过逻辑“与”进行综合，将综合后的结果作为RS触发器的S端输入信号，将综合后的结果取反后和BIT测试复位信号通过逻辑“与”进行综合，综合后的结果作为RS触发器的R端输入信号，经过RS触发器逻辑处理后的信号通过RS触发器的Q端输出至非易失性存储器中该故障对应的地址中进行存储。

【技术特征摘要】
1.一种基于RS触发器的BIT故障锁存方法，其特征在于，首次运行时读取非易失性存储器中存储的原故障信息，同BIT测试结果通过逻辑“与”进行综合，将综合后的结果作为RS触发器的S端输入信号，将综合后的结果取反后和BIT测试复位信号通过逻辑“与”进行综合，综合后的结果作为RS触发器的R端输入信号，经过RS触发器逻辑处理后的信号通过RS触发器的Q端输出至非易失性存储器中该故障对应的地址中进行存储。2.根据权利要求1所述的一种基于RS触发器的BIT故障...

【专利技术属性】
技术研发人员：冉鹏，武方方，张丹涛，董强，姜敏，
申请(专利权)人：中国航空工业第六一八研究所，
类型：发明
国别省市：陕西,61