CAN总线控制器制造技术

本发明专利技术公开CAN总线控制器，包括外壳和安装于外壳中的寄存器管理逻辑模块、检测控制模块，检测控制模块上集成有看门狗定时器和时钟校验定时器，其中：看门狗定时器用于，在微处理器对寄存器管理逻辑模块进行读写操作时清零，并根据外部晶振时钟的频率进行计数，以及在计数溢出时产生溢出中断信号；时钟校验定时器，用于对外部晶振时钟的频率进行计数，在外部微处理器对时钟校验定时器进行读取操作时清零，并在计数溢出时，产生溢出中断信号。溢出中断信号用于控制寄存器管理逻辑模块停止对CAN总线的收发，计数还作为实际计数，由外部微处理器将实际计数与预期计数相比较，在二者不一致时控制CAN总线控制器停止对CAN总线的收发。

can bus controller

The invention discloses a CAN bus controller, which comprises a casing and is mounted in the housing register management logic module, detection module, detection module is integrated with a watchdog timer and clock check timer, the watchdog timer used to read and write operations to reset register management logic module in the microprocessor, and count the number of according to the external clock frequency, and overflow interrupt signal in count overflow; check clock timer, an external clock frequency counting, read operation of reset clock check timer in the external microprocessor, and the count overflow, overflow interrupt signal. Overflow interrupt signal is used to control register management logic module to stop the CAN bus transceiver, also count as the actual count by external microprocessor will actually count expected count compared to the control of CAN bus controller is not consistent in the two stop on the CAN bus transceiver.

【技术实现步骤摘要】
CAN总线控制器
本专利技术涉及CAN总线控制领域，特别是涉及CAN总线控制器。
技术介绍
CAN是ControllerAreaNetwork的缩写，是ISO国际标准化的串行通信协议。目前被广泛地应用于工业自动化、船舶、医疗设备、工业设备等方面。CAN总线控制器是用以实现CAN总线协议和与微处理器的接口的电路模块。CAN总线以多主机方式工作，网络上任意一个节点均可以在任意时刻主动向网络上的其他节点发送信息，而不分主从，通信方式灵活。CAN节点的硬件构成主要有CAN总线控制器和收发器，其中CAN总线控制器可分为独立式的CAN总线控制器和集成于CPU/MCU内部的CAN总线控制器。独立的CAN总线控制器的结构如图1所示：CAN_CHP模块为最顶层模块，完成输入输出端口、LDO(lowdropoutvoltage)、数字顶层模块的例化。CAN_CHP模块包括四个模块：LDO模块产生给数字逻辑供电的核心电压；CLK_GEN模块产生系统各数字模块的工作模式和测试模式的时钟；CAN_TST模块为测试控制逻辑，支持芯片的量产测试；CAN_TOP模块为芯片核心功能，实现CPU接口和CAN总线通信功能。而CAN_TOP又包括三个模块：CAN_REG为CPU寄存器管理逻辑模块，实现控制寄存器地址译码，寄存器映射，寄存器值写入读出等逻辑功能；CAN_BTL为位定时(时序)逻辑模块，监视串口的CAN总线和处理与总线有关的位时序；CAN_BSP为位流处理器模块，根据位定时器提供的定时控制及时钟，完成所有总线数据的处理。独立的CAN总线控制器需在外部晶振时钟和微处理器的配合下工作。若晶振时钟“跑飞”(一般为倍频)，或微处理器故障，将可能影响整条CAN总线瘫痪。
技术实现思路
本专利技术实施例的目的是提供CAN总线控制器，以实现对CAN总线控制器自身及外部晶振时钟和微处理器的监控，减少对整条CAN总线的不良影响。为实现上述目的，本专利技术提供了如下方案：一种CAN总线控制器，包括外壳和安装于所述外壳中的寄存器管理逻辑模块，还包括安装于所述外壳中的检测控制模块，所述检测控制模块上集成有看门狗定时器和时钟校验定时器，其中：所述看门狗定时器的使能输入端用于接收使能信号；所述看门狗定时器的溢出中断输出端与所述寄存器管理逻辑模块的收发使能端相连接；所述看门狗定时器的清零输入端与外部微处理器的输入输出使能端相连接；所述看门狗定时器的计数输入端与外部晶振时钟相连接；所述看门狗定时器用于，在微处理器对所述寄存器管理逻辑模块进行读写操作时清零，并根据外部晶振时钟的频率进行计数，以及在计数溢出时产生溢出中断信号；所述溢出中断信号用于控制所述寄存器管理逻辑模块停止对CAN总线的收发；所述时钟校验定时器的使能输入端用于接收时钟校验使能信号；所述时钟校验定时器的计数输入端与所述外部晶振时钟相连接；所述时钟校验定时器的溢出中断输出端与所述寄存器管理逻辑模块的收发使能端相连接；所述时钟校验定时器，用于对所述外部晶振时钟的频率进行计数，在外部微处理器对时钟校验定时器进行读取操作时清零，并在计数溢出时，产生溢出中断信号，所述溢出中断信号用于控制所述寄存器管理逻辑模块停止对CAN总线的收发，所述计数还作为实际计数，由所述外部微处理器将实际计数与计算得出的预期计数相比较，在二者不一致时所述微处理器控制CAN总线控制器停止对CAN总线的收发，以释放CAN总线。优选的，所述看门狗定时器具体为定时计数器。优选的，还包括与门，所述与门两个输入端分别用于接收软件使能信号和硬件使能信号，所述与门的输出端与所述定时计数器的使能输入端相连接，所述使能信号包括所述软件使能信号和硬件使能信号。优选的，所述时钟校验定时器包括至少一个时钟计数器。优选的，所述时钟校验定时器包括第一时钟计数器和第二时钟计数器；所述第一时钟计数器的计数输入端和所述第二时钟计数器的计数控制端分别与所述外部晶振时钟相连接；所述第一时钟计数器的溢出中断输出端与所述第二时钟计数器的计数输入端相连接；所述第二时钟计数器的溢出中断输出端与所述寄存器管理逻辑模块的收发使能端相连接。优选的，所述第一时钟计数器的计数频率为所述外部晶振时钟的晶振频率的256分频。在本专利技术实施例中，检测控制模块中的看门狗定时器可监控外部微处理器是否正常，并在微处理器异常时，释放CAN总线。此外，如果CAN总线控制器内部发生可导致看门狗定时器计数溢出的故障，同样会使溢出中断输出端b1输出溢出信号，从而释放对CAN总线的控制。因此，看门狗定时可监控CAN总线控制器自身和外部微处理器是否正常，并在异常时，释放CAN总线；检测控制模块中的时钟校验定时器可监控晶振时钟是否工作正常，并在晶振时钟工作异常时，释放CAN总线。通过内置的检测控制模块可监控CAN总线控制器自身及外部微处理器和晶振时钟是否工作正常，并在工作异常时，释放CAN总线。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的现有独立的CAN总线控制器的结构示例图；图2为本专利技术实施例提供的AN总线控制器的结构示例图；图3为本专利技术实施例提供的看门狗定时器结构示例图；图4、5为本专利技术实施例提供的时钟校验定时器结构示例图。具体实施方式在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的过程、方法、物品或者设备中还存在另外的相同要素。CAN是ControllerAreaNetwork的缩写，是ISO国际标准化的串行通信协议。目前被广泛地应用于工业自动化、船舶、医疗设备、工业设备等方面。CAN总线控制器是用以实现CAN总线协议和与微处理器的接口的电路模块。CAN总线以多主机方式工作，网络上任意一个节点均可以在任意时刻主动向网络上的其他节点发送信息，而不分主从，通信方式灵活。CAN节点的硬件构成主要有CAN总线控制器和收发器，其中CAN总线控制器可分为独立式的CAN总线控制器和集成于CPU/MCU内部的CAN总线控制器。本专利技术中的CAN总线控制器为独立的CAN总线控制器。现有独立的CAN总线控制器的结构如图1所示：外壳内的CAN_CHP模块为最顶层模块，完成输入输出端口、LDO(lowdropoutvoltage)、数字顶层模块的例化。CAN_CHP模块包括四个模块：LDO模块产生给数字逻辑供电的核心电压；CLK_GEN模块产生系统各数字模块的工作模式和测试模式的时钟；CAN_TST模块为测试控制逻辑，支持芯片的量产测试；CAN_TOP模块为芯片核心功能，实本文档来自技高网...

【技术保护点】
一种CAN总线控制器，包括外壳和安装于所述外壳中的寄存器管理逻辑模块，其特征在于，还包括安装于所述外壳中的检测控制模块，所述检测控制模块上集成有看门狗定时器和时钟校验定时器，其中：所述看门狗定时器的使能输入端用于接收使能信号；所述看门狗定时器的溢出中断输出端与所述寄存器管理逻辑模块的收发使能端相连接；所述看门狗定时器的清零输入端与外部微处理器的输入输出使能端相连接；所述看门狗定时器的计数输入端与外部晶振时钟相连接；所述看门狗定时器用于，在微处理器对所述寄存器管理逻辑模块进行读写操作时清零，并根据外部晶振时钟的频率进行计数，以及在计数溢出时产生溢出中断信号；所述溢出中断信号用于控制所述寄存器管理逻辑模块停止对CAN总线的收发；所述时钟校验定时器的使能输入端用于接收时钟校验使能信号；所述时钟校验定时器的计数输入端与所述外部晶振时钟相连接；所述时钟校验定时器的溢出中断输出端与所述寄存器管理逻辑模块的收发使能端相连接；所述时钟校验定时器，用于对所述外部晶振时钟的频率进行计数，在外部微处理器对时钟校验定时器进行读取操作时清零，并在计数溢出时，产生溢出中断信号，所述溢出中断信号用于控制所述寄存器管理逻辑模块停止对CAN总线的收发，所述计数还作为实际计数，由所述外部微处理器将实际计数与计算得出的预期计数相比较，在二者不一致时所述微处理器控制CAN总线控制器停止对CAN总线的收发，以释放CAN总线。...

【技术特征摘要】
1.一种CAN总线控制器，包括外壳和安装于所述外壳中的寄存器管理逻辑模块，其特征在于，还包括安装于所述外壳中的检测控制模块，所述检测控制模块上集成有看门狗定时器和时钟校验定时器，其中：所述看门狗定时器的使能输入端用于接收使能信号；所述看门狗定时器的溢出中断输出端与所述寄存器管理逻辑模块的收发使能端相连接；所述看门狗定时器的清零输入端与外部微处理器的输入输出使能端相连接；所述看门狗定时器的计数输入端与外部晶振时钟相连接；所述看门狗定时器用于，在微处理器对所述寄存器管理逻辑模块进行读写操作时清零，并根据外部晶振时钟的频率进行计数，以及在计数溢出时产生溢出中断信号；所述溢出中断信号用于控制所述寄存器管理逻辑模块停止对CAN总线的收发；所述时钟校验定时器的使能输入端用于接收时钟校验使能信号；所述时钟校验定时器的计数输入端与所述外部晶振时钟相连接；所述时钟校验定时器的溢出中断输出端与所述寄存器管理逻辑模块的收发使能端相连接；所述时钟校验定时器，用于对所述外部晶振时钟的频率进行计数，在外部微处理器对时钟校验定时器进行读取操作时清零，并在计数溢出时，产生溢出中断信号，所述溢出中断信号用于控制所述寄存器管理逻辑模块停止对CAN总线的收发，所述计...

【专利技术属性】
技术研发人员：郜志强，赵寰宇，韩雪松，陈强，郭曦，
申请(专利权)人：北京铁路信号有限公司，
类型：发明
国别省市：北京,11