一种基于EP4SGX230KF40I4芯片设计的小型化数字基带处理器制造技术

本实用新型专利技术属于数字电子技术领域，特别涉及一种基于EP4SGX230KF40I4芯片设计的小型化数字基带处理器。本实用新型专利技术包括ADC采样电路、数据处理电路、数据发送电路，所述ADC采样电路的信号输入端作为本数字基带处理器的输入端，ADC采样电路的信号输出端连接数据处理电路的信号输入端，所述数据处理电路的信号输出端连接数据发送电路的信号输入端；所述数据处理电路包括FPGA芯片，所述FPGA芯片的型号为美国Altera公司生产的EP4SGX230KF40I4芯片，ADC采样电路中的ADC芯片输出的电平格式为QDR LVDS，能够有效地减少输出的差分对数，大大地简化了PCB布板走线，EP4SGX230KF40I4芯片具有非常大的逻辑处理功能，本实用新型专利技术的体积小、集成度高、成本低廉。

A compact digital baseband processor based on EP4SGX230KF40I4 chip design

The utility model belongs to the field of digital electronic technology, in particular to a compact digital baseband processor based on EP4SGX230KF40I4 chip design. The utility model comprises a ADC sampling circuit, data processing circuit, data transmission circuit, the ADC sampling signal input circuit is used as the input of the digital baseband processor, the output signal of ADC sampling circuit is connected with the signal input end of the data processing circuit, the output signal of the data processing circuit is connected with a signal input data transmission end of circuit; the data processing circuit includes a FPGA chip, the FPGA chip model was produced by American Altera company EP4SGX230KF40I4 chip, ADC sampling circuit in ADC chip output level format for QDR LVDS, can effectively reduce the output of the differential log, greatly simplifying the PCB layout line, EP4SGX230KF40I4 the chip has the logical processing function is very large, small volume, the utility model has the advantages of low cost, high integration degree.

【技术实现步骤摘要】
一种基于EP4SGX230KF40I4芯片设计的小型化数字基带处理器
本技术属于数字电子
，特别涉及一种基于EP4SGX230KF40I4芯片设计的小型化数字基带处理器。
技术介绍
随着数字集成电路和信号处理技术的发展，数字基带处理在雷达信号处理中的作用越发重要。数字基带处理的作用是将雷达中频回波信号通过模数转换及数字下变频处理而转化为IQ信号，IQ信号最后通过光纤介质实现数据传输。目前数字基带处理器应用比较多的为DDRLVDS电平格式的ADC芯片，DDRLVDS电平格式的ADC芯片输出的差分电平对数比较多，而且体积过大、生产成本较高，以上缺点亟待改进。
技术实现思路
本技术为了克服上述现有技术的不足，提供了一种基于EP4SGX230KF40I4芯片设计的小型化数字基带处理器，本技术的ADC芯片的电平格式为QDRLVDS，能够有效地减小输出的差分电平的对数，而且本技术的体积小、集成度高、成本低廉。为实现上述目的，本技术采用了以下技术措施：一种基于EP4SGX230KF40I4芯片设计的小型化数字基带处理器包括ADC采样电路、数据处理电路、数据发送电路，所述ADC采样电路的信号输入端作为本数字基带处理器的输入端，ADC采样电路的信号输出端连接数据处理电路的信号输入端，所述数据处理电路的信号输出端连接数据发送电路的信号输入端；所述数据处理电路包括FPGA芯片，所述FPGA芯片的型号为美国Altera公司生产的EP4SGX230KF40I4芯片。本技术还可以通过以下技术措施进一步实现。优选的，所述ADC采样电路包括两个彼此相互独立的ADC芯片，每一个所述ADC芯片的两个信号输入端均作为本数字基带处理器的输入端，每一个所述ADC芯片的两个信号输出端均连接数据处理电路的信号输入端。优选的，两个所述ADC芯片的信号输入端均通过巴伦变换器连接输入信号，两个所述ADC芯片的信号输出端均通过QDRLVDS电平的方式与数据处理电路的信号输入端相连。优选的，所述ADC芯片的型号为美国TexasInstruments公司生产的ADS42LB69芯片。进一步的，所述数据处理电路的信号输出端通过光纤电平格式与数据发送电路的信号输入端相连。进一步的，所述数据发送电路包括光模块芯片，所述光模块芯片的型号为中国电子科技集团公司第四十四研究所生产的USOT12F312I芯片。本技术的有益效果在于：1)、本技术包括ADC采样电路、数据处理电路、数据发送电路，本技术的ADC芯片的型号为美国TexasInstruments公司生产的ADS42LB69芯片，FPGA芯片的型号为美国Altera公司生产的EP4SGX230KF40I4芯片，ADC芯片输出的电平格式为QDRLVDS，能够有效地减少输出的差分对数，从而简化PCB布板走线。而且EP4SGX230KF40I4芯片具有非常大的逻辑处理功能，因此本技术的体积小、集成度高、成本低廉。值得特别指出的是：本技术只保护由上述物理部件以及连接各个物理部件之间的线路所构成的装置或者物理平台，而不涉及其中的软件部分。2)、所述数据发送电路包括光模块芯片，所述光模块芯片的型号为中国电子科技集团公司第四十四研究所生产的USOT12F312I芯片，该芯片的工作形式为单纤双向，最大发送速率为2.5Gbps，因此本技术实现信号的快速传输。附图说明图1为本技术的电路组成结构框图；图2为本技术的ADC芯片的工作时序图；图3为本技术的EP4SGX230KF40I4芯片的工作原理图。图中的附图标记含义如下：10—ADC采样电路20—数据处理电路30—数据发送电路。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。如图1所示，一种基于EP4SGX230KF40I4芯片设计的小型化数字基带处理器包括ADC采样电路10、数据处理电路20、数据发送电路30，所述ADC采样电路10的信号输入端作为本数字基带处理器的输入端，ADC采样电路10的信号输出端连接数据处理电路20的信号输入端，所述数据处理电路20的信号输出端连接数据发送电路30的信号输入端；所述数据处理电路20包括FPGA芯片，所述FPGA芯片的型号为美国Altera公司生产的EP4SGX230KF40I4芯片。所述ADC采样电路10包括两个彼此相互独立的ADC芯片，每一个所述ADC芯片的两个信号输入端均作为本数字基带处理器的输入端，每一个所述ADC芯片的两个信号输出端均连接数据处理电路20的信号输入端。两个所述ADC芯片的信号输入端均通过巴伦变换器连接输入信号，两个所述ADC芯片的信号输出端均通过QDRLVDS电平的方式与数据处理电路20的信号输入端相连。所述ADC芯片的型号为美国TexasInstruments公司生产的ADS42LB69芯片，所述ADS42LB69芯片的最大采样时钟为250MHz，模拟输入带宽为900MHz，模拟输入信号以差分输入形式与ADS42LB69芯片相连。所述数据处理电路20的信号输出端通过光纤电平格式与数据发送电路30的信号输入端相连。所述数据发送电路30包括光模块芯片，所述光模块芯片的型号为中国电子科技集团公司第四十四研究所生产的USOT12F312I芯片，所述光模块芯片的工作形式为单纤双向，最大发送速率为2.5Gbps。本技术在使用时，可以与现有技术中的软件配合来进行使用。下面结合现有技术中的软件对本技术的工作原理进行描述，但是必须指出的是：与本技术相配合的软件不是本技术的创新部分，也不是本技术的组成部分。如图2所示，EP4SGX230KF40I4芯片的I/O口分别与ADC芯片的4对差分输出端口以及ADC芯片的配置端口SDATA、SCLK、SEN、RESET相连，EP4SGX230KF40I4芯片在SCLK的上升沿将SDATA写入ADS42LB69芯片，与此同时需要将SEN置为低电平，在ADS42LB69芯片正常工作之前，需要将ADS42LB69芯片复位，发送的SDATA为170E、180E、0B00、0C00，ADC芯片的模拟输入信号为中频140MHz、带宽2MHz的信号，ADC芯片的采样时钟为200MHz，因此实际采样的为中频信号的镜像搬移谱为60MHz；图中的RegisterAddress表示寄存器地址，RegisterData表示寄存器的数据。如图3所示，EP4SGX230KF40I4芯片用于实现数字下变频过程，所述数字下变频过程包括数字混频及数字滤波及抽取过程，EP4SGX230KF40I4芯片输出的数据以光纤电平格式发送往数据发送电路30。ADC芯片采样输出的中频60MHz、带宽2MHz的数字信号到达EP4SGX230KF40I4芯片后，中频60MHz、带宽2MHz的数字信号先与60MHz的数字本振信号进行数字混频而得到带宽为2MHz的0MHz中频信号，该过程为差频过程。混频输出的信号不仅包本文档来自技高网...

【技术保护点】
一种基于EP4SGX230KF40I4芯片设计的小型化数字基带处理器，其特征在于：包括ADC采样电路(10)、数据处理电路(20)、数据发送电路(30)，所述ADC采样电路(10)的信号输入端作为本数字基带处理器的输入端，ADC采样电路(10)的信号输出端连接数据处理电路(20)的信号输入端，所述数据处理电路(20)的信号输出端连接数据发送电路(30)的信号输入端；所述数据处理电路(20)包括FPGA芯片，所述FPGA芯片的型号为美国Altera公司生产的EP4SGX230KF40I4芯片。

【技术特征摘要】
1.一种基于EP4SGX230KF40I4芯片设计的小型化数字基带处理器，其特征在于：包括ADC采样电路(10)、数据处理电路(20)、数据发送电路(30)，所述ADC采样电路(10)的信号输入端作为本数字基带处理器的输入端，ADC采样电路(10)的信号输出端连接数据处理电路(20)的信号输入端，所述数据处理电路(20)的信号输出端连接数据发送电路(30)的信号输入端；所述数据处理电路(20)包括FPGA芯片，所述FPGA芯片的型号为美国Altera公司生产的EP4SGX230KF40I4芯片。2.如权利要求1所述的一种基于EP4SGX230KF40I4芯片设计的小型化数字基带处理器，其特征在于：所述ADC采样电路(10)包括两个彼此相互独立的ADC芯片，每一个所述ADC芯片的两个信号输入端均作为本数字基带处理器的输入端，每一个所述ADC芯片的两个信号输出端均连接数据处理电路(20)的信号输入端。3.如权利要求2所述的一种基于EP4SG...

【专利技术属性】
技术研发人员：倪文飞，卞家宁，夏丹，毛飞，
申请(专利权)人：安徽四创电子股份有限公司，
类型：新型
国别省市：安徽,34