一种基于晶体管堆叠结构的矩阵功率放大器制造技术

本实用新型专利技术公开了一种基于晶体管堆叠结构的矩阵功率放大器，包括依次连接的输入匹配网络、功率分配网络、堆叠矩阵放大网络、功率合成网络和输出匹配网络，以及分别与所述堆叠矩阵放大网络对称连接的第一偏置电路和第二偏置电路。本实用新型专利技术所实现的功率放大器芯片电路，带宽宽、输出功率高、功率增益高、面积小。

【技术实现步骤摘要】
一种基于晶体管堆叠结构的矩阵功率放大器
本技术涉及场效应晶体管射频功率放大器和集成电路领域，特别是针对超宽带收发机末端的发射模块应用的一种基于晶体管堆叠结构的矩阵功率放大器。
技术介绍
随着超宽带通信、软件无线电、无线局域网(WLAN)等无线通信市场的快速发展，射频前端收发器也要求随之向高集成、低功耗、结构紧凑、价格低廉的方向发展。射频与微波功率放大器作为发射机的重要模块，是整个发射机中耗能最多的电路，其输出功率要求比较高，当采用集成电路工艺设计实现射频与微波功率放大器芯片电路时，其性能和成本受到了一定制约，主要体现在以下几方面：(1)高功率高效率放大能力受限：随着半导体工艺的发展和晶体管尺寸等比例缩小的趋势，晶体管的栅长越来越短，导致了击穿电压的降低和膝点电压的升高，从而限制了晶体管漏极输出电压摆幅，进而限制了单一晶体管的功率容量。目前，典型的解决方案为将多个晶体管(8至32个)平行排列进行功率合成，以提高功率容限，但是，这种解决方案却因此增加了栅源电容，降低了输入阻抗，增大了输入电路的阻抗匹配的设计难度，同时，采用此结构的晶体管放大器的最佳输出负载阻抗非常小，需要通过额外的输出阻抗匹配网络进行输出电路的阻抗匹配设计，因此，也增大了输出电路的阻抗匹配设计难度，同时，采用多个晶体管平行排列合成结构将占用很大的芯片面积，从而大大增加了芯片生产成本。(2)超宽带高功率放大能力受限：在射频功率放大器的设计过程中，受晶体管增益带宽积的影响，设计者总是要在功放带宽和功率增益这两个指标间进行折中。同时，集成电路中采用的多个晶体管(8至32个)平行排列进行功率合成的结构，在很宽的频带内实现8至32个放大支路的低插损的功率合成，以及每个分支的最佳负载阻抗的宽带匹配，其设计难度非常大。目前，常见的超宽带高功率放大器的电路结构有很多，如多路合成放大器，平衡放大器、以及分布式放大器等，要想同时满足各项参数的要求十分困难，通常，其阻抗匹配的实现是以降低线性度，或增加功耗或芯片面积等为代价来获得的。由此可以看出，基于集成电路工艺的超宽带射频功率放大器设计难点为：(1)超宽带下高功率输出难度较大；(2)超宽带条件下的高功率增益难度较大；(3)超宽带下的传统方法的芯片面积较大。
技术实现思路
本技术所要解决的技术问题是提供一种基于晶体管堆叠技术的矩阵功率放大器，具有高功率输出能力、高功率增益、良好的输入输出匹配特性、芯片面积小且成本低等优点。本技术解决上述技术问题的技术方案如下：一种基于晶体管堆叠结构的矩阵功率放大器，包括依次连接的输入匹配网络、功率分配网络、堆叠矩阵放大网络、功率合成网络和输出匹配网络，以及分别与所述堆叠矩阵放大网络对称连接的第一偏置电路和第二偏置电路。本技术的有益效果是：采用晶体管堆叠矩阵放大网络，节省了芯片的面积，同时实现了良好的宽带功率输出能力和功率增益能力，避免了集成电路工艺的低击穿电压特性，提高电路的稳定性与可靠性。在上述技术方案的基础上，本技术还可以做如下改进。进一步，所述堆叠矩阵放大网络包括至少两路并行的堆叠结构，所述堆叠结构至少由两个晶体管按照源极漏极相连堆叠构成；所述每路堆叠结构的最底层的晶体管的栅极连接两并联电阻后均分别连接到所述第一偏置电路的栅极旁路电容和所述第二偏置电路的栅极旁路电容，所述最底层晶体管的源极接地，且所述最底层晶体管的栅极通过所述功率分配网络连接到所述输入匹配网络；所述每路堆叠结构的其余层的晶体管的栅极通过电阻均分别连接到所述第一偏置电路的栅极分压电阻和第二偏置电路的栅极分压电阻，且所述其余层的晶体管的栅极分别连接两路由栅极补偿电阻与栅极补偿电容连接接地组成的补偿电路；所述每路堆叠结构的最上层的晶体管的漏极通过所述功率合成网络分别连接到所述输出匹配网络与所述第一偏置电路和所述第二偏置电路的漏极馈电电感。采用上述进一步方案的有益效果是保证功率放大器得到最大的输出功率，可以大大节省芯片的面积。进一步，所述每路堆叠结构在相邻的栅极节点上的补偿电路通过栅极隔离电阻串接。采用上述进一步方案的有益效果是：使矩阵功率放大器稳定性效果更好。进一步，所述堆叠矩阵放大网络的每层中堆叠的晶体管的偏置电压不等分，最底层晶体管的偏置电压最低，最上层晶体管的偏置电压最高，其余晶体管的偏置电压介于两者之间。进一步，所述第一偏置电路和所述第二偏置电路均由栅极旁路电容、栅极分压电阻、漏极馈电电感和漏极旁路电容构成。采用上述进一步方案的有益效果是：用于实现所述功率放大器栅极和漏极馈电及杂散信号的旁路功能。进一步，所述堆叠矩阵放大网络包括四路并行的堆叠结构，所述堆叠结构由三个晶体管按照源极漏极相连堆叠构成。进一步，低压偏置电源分别连接到所述第一偏置电路和所述第二偏置电路的栅极旁路电容上；高压偏置电源分别连接到所述第一偏置电路和所述第二偏置电路的漏极馈电电感和漏极旁路电容上。进一步，所述输入匹配网络与输出匹配网络均由隔直电容、匹配电容和匹配电感构成。采用上述进一步方案的有益效果是：用于实现所述矩阵功率放大器的输入阻抗的匹配和隔直功能以及输出阻抗匹配和隔直功能。进一步，所述功率分配网络与功率合成网络均由六段微带线结构构成。采用上述进一步方案的有益效果是：用于分别实现输入信号的分配功能与输出信号的合成功能。进一步，所述堆叠矩阵放大网络为有源放大网络，所述输入匹配网络、功率分配网络、功率合成网络和输出匹配网络均为无源网络。附图说明图1为本技术矩阵功率放大器原理框图；图2为本技术矩阵功率放大器电路图。具体实施方式以下结合附图对本技术的原理和特征进行描述，所举实例只用于解释本技术，并非用于限定本技术的范围。如图1、图2所示，本技术提供的一种基于晶体管堆叠结构的矩阵功率放大器，是一种采用晶体管堆叠矩阵放大网络结构的超宽带射频功率放大器，采用集成电路工艺进行设计，包括依次连接的输入匹配网络、功率分配网络、堆叠矩阵放大网络、功率合成网络和输出匹配网络，以及分别与堆叠矩阵放大网络对称连接的第一偏置电路和第二偏置电路，其中，堆叠矩阵放大网络为有源放大网络，输入匹配网络、功率分配网络、功率合成网络、输出匹配网络、第一偏置电路和第二偏置电路为无源网络。其中，堆叠矩阵放大网络包括至少两路并行的堆叠结构，堆叠结构至少由两个晶体管按照源极漏极相连堆叠构成；每路堆叠结构的最底层的晶体管的栅极连接两并联电阻后均分别连接到第一偏置电路的栅极旁路电容和第二偏置电路的栅极旁路电容，最底层晶体管的源极接地，且最底层晶体管的栅极通过功率分配网络连接到输入匹配网络；每路堆叠结构的其余层的晶体管的栅极通过电阻均分别连接到第一偏置电路的栅极分压电阻和第二偏置电路的栅极分压电阻，且其余层的晶体管的栅极分别连接两路由栅极补偿电阻与栅极补偿电容连接接地组成的补偿电路，且补偿电路通过栅极隔离电阻串接；每路堆叠结构的最上层的晶体管的漏极通过所述功率合成网络分别连接到所述输出匹配网络与所述第一偏置电路和所述第二偏置电路的漏极馈电电感。输入匹配网络与输出匹配网络均由隔直电容、匹配电容和匹配电感构成，用于实现所述矩阵功率放大器的输入阻抗与输出阻抗匹配和隔直功能。功率分配网络与功率合成网络均由六段微带线结构构成，用于分别实现本文档来自技高网...

【技术保护点】
一种基于晶体管堆叠结构的矩阵功率放大器，其特征在于，包括依次连接的输入匹配网络、功率分配网络、堆叠矩阵放大网络、功率合成网络和输出匹配网络，以及分别与所述堆叠矩阵放大网络对称连接的第一偏置电路和第二偏置电路。

【技术特征摘要】
1.一种基于晶体管堆叠结构的矩阵功率放大器，其特征在于，包括依次连接的输入匹配网络、功率分配网络、堆叠矩阵放大网络、功率合成网络和输出匹配网络，以及分别与所述堆叠矩阵放大网络对称连接的第一偏置电路和第二偏置电路。2.根据权利要求1所述的基于晶体管堆叠结构的矩阵功率放大器，其特征在于，所述堆叠矩阵放大网络包括至少两路并行的堆叠结构，所述堆叠结构至少由两个晶体管按照源极漏极相连堆叠构成；所述每路堆叠结构的最底层的晶体管的栅极连接两并联电阻后均分别连接到所述第一偏置电路的栅极旁路电容和所述第二偏置电路的栅极旁路电容，所述最底层晶体管的源极接地，且所述最底层晶体管的栅极通过所述功率分配网络连接到所述输入匹配网络；所述每路堆叠结构的其余层的晶体管的栅极通过电阻均分别连接到所述第一偏置电路的栅极分压电阻和第二偏置电路的栅极分压电阻，且所述其余层的晶体管的栅极分别连接两路由栅极补偿电阻与栅极补偿电容连接接地组成的补偿电路；所述每路堆叠结构的最上层的晶体管的漏极通过所述功率合成网络分别连接到所述输出匹配网络与所述第一偏置电路和所述第二偏置电路的漏极馈电电感。3.根据权利要求2所述的基于晶体管堆叠结构的矩阵功率放大器，其特征在于，所述每路堆叠结构在相邻的栅极节点上的补偿电路通过栅极隔离电阻串接。4.根据权利要求2所述的基于晶体管堆叠结构的矩阵功率放大器，其特征在于，所述...

【专利技术属性】
技术研发人员：胡柳林，邬海峰，滑育楠，陈依军，廖学介，吕继平，童伟，叶珍，
申请(专利权)人：成都嘉纳海威科技有限责任公司，
类型：新型
国别省市：四川,51