一种小数分频频率综合器及小数分频方法技术

本发明专利技术提供一种小数分频频率综合器及小数分频方法，其中，所述小数分频频率综合器包括依次连接并构成锁相环的压控振荡器、预分频电路、多模分频器、时钟加抖电路、鉴频鉴相器、电荷泵以及环路滤波器。所述预分频电路输出的两路信号中，一路信号输入所述多模分频器中，另一路信号作为采样触发信号输入所述时钟加抖电路中；所述时钟加抖电路的输出信号与预设参考时钟信号共同输入所述鉴频鉴相器中；所述鉴频鉴相器的输出信号控制所述电荷泵向所述环路滤波器注入或者收取电流。本发明专利技术提供的小数分频频率综合器及小数分频方法，能够抑制链路中的小数杂散，从而提高输出频谱的质量。

【技术实现步骤摘要】
一种小数分频频率综合器及小数分频方法
本专利技术涉及射频前端
，具体涉及一种小数分频频率综合器及小数分频方法。
技术介绍
随着锁相环在现阶段RFIC(RadioFrequencyIntegratedCircuit，射频集成电路)及SoC(SystemonChip，系统级芯片)中的应用越来越广泛，高精度、低功耗的锁相环在近几十年得到了飞速的发展。当前，用于计量定标的高性能信号发生器通常要求输出频率分辨率达到赫兹量级。然而，传统的整数型锁相环由于其自身电路特点，其输出频率解析度较低，无法满足对输出频率精度要求较高的系统要求。小数分频频率综合器以在同样的参考频率下可实现更高的频率分辨率的优点而取代了传统的整数分频频率综合器。然而在现有的技术条件下，还无法直接实现小数分频，只能用可变整数分频器采用一种平均的方法来实现小数分频功能。但小数分频锁相环虽然可以达到很高的调频精度，其本身也存在缺陷：小数杂散往往较高，从而影响锁相环输出频谱的质量。
技术实现思路
本专利技术实施例的目的在于提供一种小数分频频率综合器及小数分频方法，能够抑制链路中的小数杂散，从而提高输出频谱的质量。为实现上述目的，本专利技术实施例一方面提供一种小数分频频率综合器，包括依次连接并构成锁相环的压控振荡器、预分频电路、多模分频器、时钟加抖电路、鉴频鉴相器、电荷泵以及环路滤波器；其中，所述预分频电路输出的两路信号中，一路信号输入所述多模分频器中，另一路信号作为采样触发信号输入所述时钟加抖电路中；所述时钟加抖电路的输出信号与预设参考时钟信号共同输入所述鉴频鉴相器中；所述鉴频鉴相器的输出信号控制所述电荷泵向所述环路滤波器注入或者收取电流，以调节提供给所述压控振荡器的控制电压。进一步地，所述小数分频频率综合器还包括与所述多模分频器相连的Delta-sigma调制器，所述Delta-sigma调制器采用MASH1-1结构，以控制所述多模分频器的分频比。进一步地，所述多模分频器输出的两路信号中，一路信号输入所述时钟加抖电路中，另一路信号作为时钟信号输入所述Delta-sigma调制器中。进一步地，所述时钟加抖电路包括伪随机序列产生器、多路选通器以及依次相连的预设数量的D触发器，其中，所述多模分频器输出的一路信号输入第一个D触发器的输入端以及所述伪随机序列产生器的输入端；所述预分频电路输出的一路信号输入各个D触发器的触发端；相邻两个D触发器中，前一个D触发器的输出端与后一个D触发器的输入端相连；各个D触发器输出的信号分别输入所述多路选通器的选通端口中；所述伪随机序列产生器的输出信号输入所述多路选通器的控制端口中；所述多路选通器的输出信号输入所述鉴频鉴相器中。为实现上述目的，本申请实施例还提供一种小数分频方法，所述方法包括：将压电振荡器输出的反馈信号经过预分频电路进行分频处理，得到第一分频时钟信号；将所述第一分频时钟信号通过多模分频器再次进行分频处理，得到第二分频时钟信号；将所述第一分频时钟信号和所述第二分频时钟信号分别作为采样触发信号和待处理信号输入时钟加抖电路，得到经过加抖处理的输出时钟信号；将所述输出时钟信号和预设参考时钟信号共同输入鉴频鉴相器中，并利用所述鉴频鉴相器的输出信号控制电荷泵向环路滤波器注入或者收取电流，以调节提供给所述压控振荡器的控制电压。进一步地，所述方法还包括：将所述第二分频时钟信号输入与所述多模分频器相连的Delta-sigma调制器中，所述Delta-sigma调制器采用MASH1-1结构，以控制所述多模分频器的分频比。进一步地，控制所述多模分频器的分频比的步骤包括：所述Delta-sigma调制器将预设分数频率调节控制字转换为两位动态控制字；所述Delta-sigma调制器将所述两位动态控制字与预设整数频率调节控制字进行相加，并将相加的结果输入所述多模分频器的控制字端口，使得所述多模分频器根据所述相加的结果确定当前的分频比。进一步地，所述时钟加抖电路包括伪随机序列产生器、多路选通器以及依次相连的预设数量的D触发器；相应地，经过加抖处理的输出时钟信号按照下述方式确定：将所述第二分频时钟信号输入第一个D触发器的输入端以及所述伪随机序列产生器的输入端；将所述第一分频时钟信号输入各个D触发器的触发端；将各个D触发器输出的信号分别输入所述多路选通器的选通端口中；将所述伪随机序列产生器的输出信号输入所述多路选通器的控制端口中，以选择其中一个D触发器输出的信号作为所述经过加抖处理的输出时钟信号。进一步地，利用所述鉴频鉴相器的输出信号控制电荷泵向环路滤波器注入或者收取电流具体包括：所述鉴频鉴相器根据所述输出时钟信号和预设参考时钟信号之间的相位差，生成与所述相位差极性相同并且与所述相位差成正比的控制信号；根据所述控制信号的极性和绝对值，控制所述电荷泵向所述环路滤波器注入或者收取电流。进一步地，根据所述控制信号的极性和绝对值，控制所述电荷泵向所述环路滤波器注入或者收取电流具体包括：当所述控制信号的极性为正时，控制所述电荷泵向所述环路滤波器注入与所述控制信号的绝对值成预设比例的电流；当所述控制信号的极性为负时，控制所述电荷泵向所述环路滤波器收取与所述控制信号的绝对值成预设比例的电流。采用上述技术方案，本专利技术至少可取得下述技术效果：时钟加抖电路通过对多模分频器的输出时钟加入随机抖动，从而可以降低鉴频鉴相器输出信号中相位误差的周期性，从而抑制小数分频频率综合器输出时钟频谱上的小数杂散，提高了输出频谱的质量，改善了因小数杂散过于严重而给小数分频频率综合器的应用带来的限制。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对本专利技术实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本专利技术实施例的内容和这些附图获得其他的附图。图1是本实施例所述的小数分频频率综合器的结构示意图；图2是本实施例中时钟加抖电路的示意图；图3是本实施例所述的小数分频方法的流程图。贯穿附图，应该注意的是，相似的标号用于描绘相同或相似的元件、特征和结构。具体实施方式提供以下参照附图的描述来帮助全面理解由权利要求及其等同物限定的本公开的各种实施例。以下描述包括帮助理解的各种具体细节，但是这些细节将被视为仅是示例性的。因此，本领域普通技术人员将认识到，在不脱离本公开的范围和精神的情况下，可对本文所述的各种实施例进行各种改变和修改。另外，为了清晰和简洁，公知功能和构造的描述可被省略。以下描述和权利要求书中所使用的术语和词汇不限于文献含义，而是仅由专利技术人用来使本公开能够被清晰和一致地理解。因此，对于本领域技术人员而言应该明显的是，提供以下对本公开的各种实施例的描述仅是为了示例性目的，而非限制由所附权利要求及其等同物限定的本公开的目的。应该理解，除非上下文明确另外指示，否则单数形式也包括复数指代。因此，例如，对“组件表面”的引用包括对一个或更多个这样的表面的引用。请参阅图1，本申请实施例提供一种小数分频频率综合器。所述小数分频频率综合器包括依次连接并构成锁相环的压控振荡器100、预分频电路200、多模分频器300、时钟加抖电路400、鉴频鉴相器500、电荷泵600以及环路滤波器70本文档来自技高网...

【技术保护点】
一种小数分频频率综合器，其特征在于，包括依次连接并构成锁相环的压控振荡器、预分频电路、多模分频器、时钟加抖电路、鉴频鉴相器、电荷泵以及环路滤波器；其中，所述预分频电路输出的两路信号中，一路信号输入所述多模分频器中，另一路信号作为采样触发信号输入所述时钟加抖电路中；所述时钟加抖电路的输出信号与预设参考时钟信号共同输入所述鉴频鉴相器中；所述鉴频鉴相器的输出信号控制所述电荷泵向所述环路滤波器注入或者收取电流，以调节提供给所述压控振荡器的控制电压。

【技术特征摘要】
1.一种小数分频频率综合器，其特征在于，包括依次连接并构成锁相环的压控振荡器、预分频电路、多模分频器、时钟加抖电路、鉴频鉴相器、电荷泵以及环路滤波器；其中，所述预分频电路输出的两路信号中，一路信号输入所述多模分频器中，另一路信号作为采样触发信号输入所述时钟加抖电路中；所述时钟加抖电路的输出信号与预设参考时钟信号共同输入所述鉴频鉴相器中；所述鉴频鉴相器的输出信号控制所述电荷泵向所述环路滤波器注入或者收取电流，以调节提供给所述压控振荡器的控制电压。2.根据权利要求1所述的小数分频频率综合器，其特征在于，所述小数分频频率综合器还包括与所述多模分频器相连的Delta-sigma调制器，所述Delta-sigma调制器采用MASH1-1结构，以控制所述多模分频器的分频比。3.根据权利要求2所述的小数分频频率综合器，其特征在于，所述多模分频器输出的两路信号中，一路信号输入所述时钟加抖电路中，另一路信号作为时钟信号输入所述Delta-sigma调制器中。4.根据权利要求1所述的小数分频频率综合器，其特征在于，所述时钟加抖电路包括伪随机序列产生器、多路选通器以及依次相连的预设数量的D触发器，其中，所述多模分频器输出的一路信号输入第一个D触发器的输入端以及所述伪随机序列产生器的输入端；所述预分频电路输出的一路信号输入各个D触发器的触发端；相邻两个D触发器中，前一个D触发器的输出端与后一个D触发器的输入端相连；各个D触发器输出的信号分别输入所述多路选通器的选通端口中；所述伪随机序列产生器的输出信号输入所述多路选通器的控制端口中；所述多路选通器的输出信号输入所述鉴频鉴相器中。5.一种应用于如权利要求1至4中任一所述的小数分频频率综合器中的小数分频方法，其特征在于，所述方法包括：将压电振荡器输出的反馈信号经过预分频电路进行分频处理，得到第一分频时钟信号；将所述第一分频时钟信号通过多模分频器再次进行分频处理，得到第二分频时钟信号；将所述第一分频时钟信号和所述第二分频时钟信号分别作为采样触发信号和待处理信号输入时钟加抖电路，得到经过加抖处理的输出时钟信号；将所述输出时钟信号和预设参考时钟信号共同输入鉴频鉴相器中，并利用所述鉴频鉴相器的输出信...

【专利技术属性】
技术研发人员：李路，朱进宇，邹光南，
申请(专利权)人：航天恒星科技有限公司，
类型：发明
国别省市：北京,11