一种可编程的时钟相移电路制造技术

本发明专利技术公开了一种可编程的时钟相移电路，属于电子电路技术领域。该时钟相移电路，通过编程控制调整时钟信号链路上的伪反相器中的电流，从而控制积分电容充放电时间，再通过第一施密特触发器SMIT1和第二施密特触发器SMIT2的正反馈作用，加速对上升或下降沿的调整，最终实现第一伪反相器INVW1和第二伪反相器INVW2对输入时钟信号相位的调整；仅作简单编程，即可为电容提供不同比例的充电电流，保证传输的精度，同时大大减小芯片面积的开销和电路设计难度，节省了电路功耗。可实现时钟从0°到315°，步长为45°的相移，共8个相移的调整，最快速的满足后级电路的最佳调整时序位置要求。

【技术实现步骤摘要】
一种可编程的时钟相移电路
本专利技术涉及一种可编程的时钟相移电路，具体涉及一种可通过三位逻辑信号，快速编程实现相移从0°到315°，步长为45°的时钟相移电路，属于集成电路

技术介绍
在半导体集成电路应用领域，特别是模数混合信号芯片电路中，数字输出通常在输出时钟CLKOUT的下降沿或上升沿同时跳变，因此可以用下降沿或者上升沿来锁定输出数据。例如，在流水线模数转换器中，在输出锁定数据时，为获得足够的上升下降时间，需要相对数据输出位对CLKOUT信号进行相移，以满足后级FPGA电路的采样需求，这称为最佳调整时序的位置。在芯片实现时，通常用一个基准时钟信号，经过复杂的分频延时处理，最终得到多相输出时钟，然后再利用多级的输出驱动电路和复杂的逻辑选择电路，经过多条专用布线，最终将多相时钟输出给后级电路。传输多相时钟时，为了分别传递不同相位的输出时钟，需要设计不同的相移电容阵列和多个传输专用线路，这大大增加了芯片版图面积。同时，如果传输线路距离较长，或者各个相移之间的传输路径差距较大，以及其他信号之间对输出时钟传输干扰等，会导致各个相位的时钟相移之间存在较大的时滞。当时输出时钟频率较高时，甚至会导致各个相移的时钟占空比发生畸变，从而无法保证输出时钟正常的锁定数据，导致信号采集出现失码或者误码。对于工作频率较高的模数转换器而言，对输出时钟和后级电路的匹配性要求较为严格，因此必须要提供一个相位可调的时钟相移电路，以匹配后级电路利用下降沿或上升沿准确、快速锁定数据的要求，克服各类非理想特性对时钟信号的干扰导致的数据采集的错误。
技术实现思路
本专利技术技术解决问题：克服了现有时钟相移电路技术中存在的不足，提供了一种可编程的时钟相移电路，利用三位数字逻辑控制信号编码，实现多个时钟相移的调整，以满足后级最佳时序调整的位置。本专利技术解决的技术方案为：一种可编程的时钟相移电路，该电路包括：控制转换模块CTRL_TR、电流编码模块ICODE、相位调整电路和锁存放大输出模块LA，其中：输入控制转换模块CTRL_TR，接收外部输入的第一相移逻辑控制信号CTRL1和第二相移逻辑控制信号CTRL2，进行编码得到电压控制信号P1、P2、P3发送至电流编码模块ICODE；电流编码模块ICODE，接收电流输入端NIB输入的电流信号I0，将其分流至并联连接的三个电流源，根据电压控制信号P1，P2、P3分别控制内部三个电流源的开启和关断，产生基准电流I1、I2、I3；相位调整电路，包括第二反相器INV2、第一伪反相器INVW1、第一施密特触发器SMIT1、第二伪反相器INVW2、第二施密特触发器SMIT1和第三反相器INV3、MOS管MN61和MN62；MOS管MN61和MN62源极和漏极短接构成积分电容；将外部输入的时钟信号分成两路，一路依次连接第二反相器INV2、第一伪反相器INVW1和第一施密特触发器SMIT1和锁存放大输出模块LA的P端；第一伪反相器INVW1输出端同时连接MOS管MN61的栅极；时钟信号的另一路依次连接第二伪反相器INVW2、第二施密特触发器SMIT2、第三反相器INV3和锁存放大输出模块LA的N端，第二伪反相器INVW2的输出端同时连接MOS管MN62的栅极；所述第一伪反相器INVW1产生与电流编码模块ICODE中的基准电流I1形成比例关系的镜像电流I4；所述第二伪反相器INVW2产生与电流编码模块ICODE中的电流的基础电路I2形成比例关系的镜像电流I5；镜像电流I4和I5控制流入MOS管MN61和MOS管MN62的电流，从而控制积分电容充放电时间，再通过第一施密特触发器SMIT1和第二施密特触发器SMIT2的正反馈作用，加速对上升或下降沿的调整，最终实现第一伪反相器INVW1和第二伪反相器INVW2对输入时钟信号相位的调整；锁存放大输出模块LA，将相位调整处理之后的两路时钟信号进行合成放大后输出，得到输出时钟相移信号Z。所述第一伪反相器INVW1包括MOS管MP31、MN31和MN32，其中，MP31的源极连接电源VDD，MP31、MN31构成反相器电路，其栅极共同连接至第二反相器INV2的输出，其漏极共同连接至MOS管MN61的栅极和第一施密特触发器SMIT1的输入，MN31的源极连接MN32的漏极，MN32的源极接地，MN32的栅极与电流编码模块ICODE相连；第二伪反相器INVW2包括MOS管MP41、MN41和MN42，其中，MP41的源极连接电源VDD，MP41、MN41构成反相器电路，其栅极共同连接至输入时钟，其漏极共同连接至MOS管MN62的栅极和第二施密特触发器SMIT2的输入，MN41的源极连接MN42的漏极，MN42的源极接地，MN42的栅极与电流编码模块ICODE相连。所述输入控制转换模块CTRL_TR包括二输入或门OR2、二输入与门AND2和第二缓冲器BUF2，第一相移逻辑控制信号CTRL1和第二相移逻辑控制信号CTRL2分别连接二输入或门OR2的输入端，二输入或门OR2的输出端输出电压控制信号P1；同时，第一相移逻辑控制信号CTRL1和第二相移逻辑控制信号CTRL2分别连接二输入与门AND2的输入端，二输入与门AND2的输出端输出电压控制信号P2；第一相移逻辑控制信号CTRL1连接第二缓冲器BUF2的输入端，第二缓冲器BUF2输出电压控制信号P3。所述电流编码模块ICODE包括MOS管MN11、MN12、MN13、MN14、MN15和MN16；电流输入端NIB同时接MOS管MN11、MN13和MN15的漏极，MOS管MN11的栅极接电压控制信号P1，MN11的源级接MOS管MN12的漏极和栅极，以及MOS管MN14、MN16的栅极，MOS管MN12的源极接地GS，MOS管MN13的栅极接电压控制信号P2，源极接MOS管MN14的漏极，MOS管MN14的源级接地GS；MOS管MN15的栅极接电压控制信号P3，源极接MOS管MN16的漏极，MOS管MN16的源极接地GS；MOS管NM12、MN14、MN16的栅极作为电流编码模块ICODE的输出连接至第一伪反相器INVW1中MOS管MN32的栅极和第二伪反相器INVW2中MOS管MN42的栅极。所述MOS管MN12、MOS管MN14、MOS管MN16、MOS管MN32、MOS管MN42的宽长比之比为1：1：1：4：4。所述锁存放大输出模块LA包括PMOS管MP91、MP92、MP93和NMOS管MN91、MN92、MN93；MP91的栅极连接第一施密特触发器SMIT1的输出，MP91的源极接电源电压VDD，MP91的漏极接MOS管MN92和MOS管MP93的栅极，以及MOS管MP92、MN91的漏极；MOS管MP92和MOS管MP93的源极接电源电压VDD；MN93的栅极连接第三反相器INV3的输出，MOS管MN93的源极接地GS，MN93的漏极连接MN92的栅极、MP92的漏极、MP93的栅极、MN91的漏极，MOS管MN91和MOS管MN92的源极接地GS；MOS管MP92和MOS管MN91的栅极共同接MOS管MP93和MOS管MN92的漏极，作为锁存放大输出模块LA的输出时钟相移信号Z。作为进一步方案，上述时钟相移电路还包括复位本文档来自技高网...

【技术保护点】
一种可编程的时钟相移电路，其特征在于包括：控制转换模块CTRL_TR、电流编码模块ICODE、相位调整电路和锁存放大输出模块LA，其中：输入控制转换模块CTRL_TR，接收外部输入的第一相移逻辑控制信号CTRL1和第二相移逻辑控制信号CTRL2，进行编码得到电压控制信号P1、P2、P3发送至电流编码模块ICODE；电流编码模块ICODE，接收电流输入端NIB输入的电流信号I0，将其分流至并联连接的三个电流源，根据电压控制信号P1，P2、P3分别控制内部三个电流源的开启和关断，产生基准电流I1、I2、I3；相位调整电路，包括第二反相器INV2、第一伪反相器INVW1、第一施密特触发器SMIT1、第二伪反相器INVW2、第二施密特触发器SMIT1和第三反相器INV3、MOS管MN61和MN62；MOS管MN61和MN62源极和漏极短接构成积分电容；将外部输入的时钟信号分成两路，一路依次连接第二反相器INV2、第一伪反相器INVW1和第一施密特触发器SMIT1和锁存放大输出模块LA的P端；第一伪反相器INVW1输出端同时连接MOS管MN61的栅极；时钟信号的另一路依次连接第二伪反相器INVW2、第二施密特触发器SMIT2、第三反相器INV3和锁存放大输出模块LA的N端，第二伪反相器INVW2的输出端同时连接MOS管MN62的栅极；所述第一伪反相器INVW1产生与电流编码模块ICODE中的基准电流I1形成比例关系的镜像电流I4；所述第二伪反相器INVW2产生与电流编码模块ICODE中的电流的基础电路I2形成比例关系的镜像电流I5；镜像电流I4和I5控制流入MOS管MN61和MOS管MN62的电流，从而控制积分电容充放电时间，再通过第一施密特触发器SMIT1和第二施密特触发器SMIT2的正反馈作用，加速对上升或下降沿的调整，最终实现第一伪反相器INVW1和第二伪反相器INVW2对输入时钟信号相位的调整；锁存放大输出模块LA，将相位调整处理之后的两路时钟信号进行合成放大后输出，得到输出时钟相移信号Z。...

【技术特征摘要】
1.一种可编程的时钟相移电路，其特征在于包括：控制转换模块CTRL_TR、电流编码模块ICODE、相位调整电路和锁存放大输出模块LA，其中：输入控制转换模块CTRL_TR，接收外部输入的第一相移逻辑控制信号CTRL1和第二相移逻辑控制信号CTRL2，进行编码得到电压控制信号P1、P2、P3发送至电流编码模块ICODE；电流编码模块ICODE，接收电流输入端NIB输入的电流信号I0，将其分流至并联连接的三个电流源，根据电压控制信号P1，P2、P3分别控制内部三个电流源的开启和关断，产生基准电流I1、I2、I3；相位调整电路，包括第二反相器INV2、第一伪反相器INVW1、第一施密特触发器SMIT1、第二伪反相器INVW2、第二施密特触发器SMIT1和第三反相器INV3、MOS管MN61和MN62；MOS管MN61和MN62源极和漏极短接构成积分电容；将外部输入的时钟信号分成两路，一路依次连接第二反相器INV2、第一伪反相器INVW1和第一施密特触发器SMIT1和锁存放大输出模块LA的P端；第一伪反相器INVW1输出端同时连接MOS管MN61的栅极；时钟信号的另一路依次连接第二伪反相器INVW2、第二施密特触发器SMIT2、第三反相器INV3和锁存放大输出模块LA的N端，第二伪反相器INVW2的输出端同时连接MOS管MN62的栅极；所述第一伪反相器INVW1产生与电流编码模块ICODE中的基准电流I1形成比例关系的镜像电流I4；所述第二伪反相器INVW2产生与电流编码模块ICODE中的电流的基础电路I2形成比例关系的镜像电流I5；镜像电流I4和I5控制流入MOS管MN61和MOS管MN62的电流，从而控制积分电容充放电时间，再通过第一施密特触发器SMIT1和第二施密特触发器SMIT2的正反馈作用，加速对上升或下降沿的调整，最终实现第一伪反相器INVW1和第二伪反相器INVW2对输入时钟信号相位的调整；锁存放大输出模块LA，将相位调整处理之后的两路时钟信号进行合成放大后输出，得到输出时钟相移信号Z。2.根据权利要求1所述的一种可编程的时钟相移电路，其特征在于：第一伪反相器INVW1包括MOS管MP31、MN31和MN32，其中，MP31的源极连接电源VDD，MP31、MN31构成反相器电路，其栅极共同连接至第二反相器INV2的输出，其漏极共同连接至MOS管MN61的栅极和第一施密特触发器SMIT1的输入，MN31的源极连接MN32的漏极，MN32的源极接地，MN32的栅极与电流编码模块ICODE相连；第二伪反相器INVW2包括MOS管MP41、MN41和MN42，其中，MP41的源极连接电源VDD，MP41、MN41构成反相器电路，其栅极共同连接至输入时钟，其漏极共同连接至MOS管MN62的栅极和第二施密特触发器SMIT2的输入，MN41的源极连接MN42的漏极，MN42的源极接地，MN42的栅极与电流编码模块ICODE相连。3.根据权利要求1所述的一种可编程的时钟相移电路，其特征在于：所述输入控制转换模块CTRL_TR包括二输入或门OR2、二输入与门AND2和第二缓冲器BUF2，第一相移逻辑控制信号CTRL1和第二相移逻辑控制信号CTRL2分别连接二输入或门OR2的输入端，二输入或门OR2的输出端输出电压控制信号P1；同时，第一相移逻辑控制信号CTRL1和第二相移逻辑控制信号CTRL2分别连接二输入与门AND2的输入端，二输入与门AND2的输出端输出电压控...

【专利技术属性】
技术研发人员：李雪，王宗民，张铁良，王瑛，冯文晓，杨龙，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京,11