半导体芯片及其制造方法技术

提供了半导体芯片及其制造方法。可以提供一种半导体芯片，该半导体芯片包括：半导体器件层，包括焊盘区域和单元区域；多条最上布线，形成在半导体器件层上并以相等的距离布置在单元区域中；钝化层，形成在单元区域和焊盘区域中；多个热凸起，设置在钝化层上以与所述多条最上布线电绝缘。所述半导体器件层可以包括位于焊盘区域中的多个硅通孔(TSV)结构。所述多条最上布线可以沿一个方向平行延伸并具有相同的宽度。所述钝化层可以至少覆盖单元区域中的所述多条最上布线的顶表面并包括具有波浪形状的顶表面。

【技术实现步骤摘要】
半导体芯片及其制造方法本申请要求于2015年12月9日在韩国知识产权局提交的第10-2015-0175349号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
专利技术构思涉及半导体芯片、包括所述半导体芯片的半导体封装件和/或制造所述半导体芯片的方法，更具体地讲，涉及具有硅通孔(TSV)结构的半导体芯片、包括所述半导体芯片的半导体封装件和/或制造具有TSV结构的半导体芯片的方法。
技术介绍
随着电子工业的迅速发展和用户需求的提高，电子装置正在变得越来越小型化和轻量化。除了小型化和轻量化之外，应用于电子装置的半导体封装件还应该具有相对高的性能和相对大的容量。为实现这样的目标，正在对具有TSV结构的半导体芯片和包括该半导体芯片的半导体封装件进行不断地研究和开发。
技术实现思路
专利技术构思提供了半导体芯片、包括该半导体芯片的半导体封装件和/或制造该半导体芯片的方法，除了小型化和轻量化之外，还实现了相对高的性能和相对大的容量。根据专利技术构思的示例实施例，一种半导体芯片包括：半导体器件层，包括焊盘区域和单元区域，半导体器件层包括位于焊盘区域中的多个硅通孔(TSV)结构；多条最上布线，位于半导体器件层上，所述多条最上布线以相等的距离布置在单元区域中，所述多条最上布线具有相同的宽度并且沿一个方向平行延伸；钝化层，位于单元区域和焊盘区域中，钝化层至少覆盖单元区域中的所述多条最上布线的顶表面，钝化层的位于单元区域中的顶表面具有波浪形状；多个热凸起，位于钝化层上，所述多个热凸起与所述多条最上布线电绝缘。根据专利技术构思的示例实施例，一种半导体封装件包括：封装基底和顺序地堆叠在封装基底上的多个半导体芯片，所述多个半导体芯片中的每个包括焊盘区域和单元区域，其中，所述多个半导体芯片中的每个包括：半导体器件层，包括位于焊盘区域中的多个硅通孔(TSV)结构；多条最上布线，位于半导体器件层上，所述多条最上布线以相等的距离布置在单元区域中，所述多条最上布线具有相同的宽度并且沿一个方向平行延伸；多个焊盘，位于半导体器件层上，所述多个焊盘连接到位于焊盘区域中的所述多个TSV结构；钝化层，包括凸起孔，所述凸起孔暴露所述多个焊盘中的每个焊盘的顶表面的一部分，所述钝化层至少覆盖位于单元区域中的所述多条最上布线的顶表面；多个热凸起，位于单元区域中的钝化层上，所述多个热凸起与所述多条最上布线电绝缘；多个信号凸起，位于焊盘区域中的钝化层上，所述多个信号凸起通过凸起孔电连接到所述多个焊盘。根据专利技术构思的示例实施例，一种制造半导体芯片的方法包括：制备包括焊盘区域和单元区域的半导体器件层，半导体器件层包括位于焊盘区域中的多个硅通孔(TSV)结构；在半导体器件层上形成多条最上布线，使得所述多条最上布线在单元区域中以相等的距离布置，所述多条最上布线沿一个方向平行延伸并且具有相同的宽度；在焊盘区域中形成多个焊盘，使得所述多个焊盘连接到位于焊盘区域中的所述多个TSV结构；形成钝化层以覆盖所述多个焊盘中的每个焊盘的顶表面的至少一部分和位于单元区域中的所述多条最上布线，钝化层包括具有台阶高度的顶表面；在钝化层上形成掩模图案，使得掩模图案暴露所述多个焊盘中的每个焊盘的顶表面的所述至少一部分和钝化层的一部分；在由掩模图案暴露的所述多个焊盘中的每个焊盘的顶表面的所述至少一部分和钝化层的所述部分上，形成柱层和初始焊料层。根据专利技术构思的示例实施例，一种包括焊盘区域和单元区域的半导体芯片包括：多个硅通孔(TSV)结构，位于焊盘区域中；多条最上布线，位于单元区域中，所述多条最上布线形成半导体芯片的电路构造的一部分，所述多条最上布线中的邻近最上布线分隔开相同的距离，所述多条最上布线中的每条最上布线具有相同的宽度，所述多条最上布线沿一个方向平行延伸；钝化层，位于单元区域和焊盘区域中，所述钝化层至少覆盖位于单元区域中的所述多条最上布线的顶表面，钝化层的位于单元区域中的顶表面具有波浪形状；多个热凸起，位于钝化层上，所述多个热凸起与所述多条最上布线电绝缘；以及多个焊盘，位于焊盘区域中的半导体器件层上。附图说明通过下面结合附图进行的详细描述，将会更清楚地理解专利技术构思的示例实施例，在附图中：图1是示意性示出根据示例实施例的半导体芯片的构造的布局图；图2是示意性示出根据示例实施例的半导体芯片的主体的构造的平面图；图3是示意性示出根据示例实施例的半导体芯片的主体的构造的剖视图；图4是示意性示出根据示例实施例的半导体芯片的主体的构造的平面图；图5是示意性示出根据示例实施例的半导体芯片的主体的构造的平面图；图6是用于描述包括在根据示例实施例的半导体芯片中的两组布线的连接关系的概念图；图7是示意性示出根据示例实施例的半导体芯片的构造的剖视图；图8是示意性示出根据示例实施例的半导体芯片的构造的剖视图；图9是示意性示出根据示例实施例的半导体芯片的构造的剖视图；图10、图11、图12、图13、图14和图15是示出根据示例实施例的制造半导体芯片的方法的剖视图；图16是示出包括根据示例实施例的半导体芯片的半导体封装件的剖视图；图17是示出包括根据示例实施例的半导体芯片的半导体封装件的剖视图；图18是示出包括根据示例实施例的半导体芯片的半导体封装件的剖视图；图19是示出根据示例实施例的半导体模块的主体的构造的平面图；图20是示意性示出根据示例实施例的半导体封装件的构造的示图；图21是示出包括根据示例实施例的半导体封装件的电子系统的示图。具体实施方式图1是示意性示出根据示例实施例的半导体芯片10的构造的布局图。参照图1，半导体芯片10可以包括焊盘区域PR和单元区域CR。例如，半导体芯片10可以是存储半导体芯片。例如，存储半导体芯片可以是易失性存储半导体芯片，诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)等，或者非易失性存储半导体芯片，诸如相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或电阻随机存取存储器(RRAM)等。在一些示例实施例中，半导体芯片10可以是高带宽存储(HBM)DRAM。当半导体芯片10是存储半导体芯片时，可以在单元区域CR中设置多个存储单元(未示出)，所述单元区域CR是与焊盘区域PR不同的单独区域。电连接到键合焊盘PAD的多个贯穿电极(未示出)可以设置在焊盘区域PR中。焊盘区域PR可以具有一定的宽度并且可以在半导体芯片10的相对的两个边缘之间延伸。例如，焊盘区域PR的宽度可以是大约几百μm。焊盘区域PR可以在长轴方向上沿半导体芯片10的中心轴设置，但不限于此。在一些实施例中，焊盘区域PR可以在短轴方向上沿半导体芯片10的中心轴设置或者可以沿半导体芯片10的边缘设置。可以布置多个键合焊盘PAD，以在焊盘区域PR中形成具有列和行的矩阵。例如，几百至几千个键合焊盘PAD可以以矩阵的形式布置在焊盘区域PR中。在焊盘区域PR中，多个键合焊盘PAD可以按列方向上的几十μm的一定节距和行方向上的几十μm的一定节距来布置以形成矩阵。例如，多个键合焊盘PAD可以按列方向或行方向上的40μm至50μm的节距来布置以形成矩阵。例如，多个键合焊盘PAD可以具有边长为20μm至40μm的四边形状。设置在焊盘区域PR中的多个键合焊盘PAD可以按本文档来自技高网...

【技术保护点】
一种半导体芯片，所述半导体芯片包括：半导体器件层，包括焊盘区域和单元区域，半导体器件层包括位于焊盘区域中的多个硅通孔结构；多条最上布线，位于半导体器件层上，所述多条最上布线在单元区域中以相等的距离布置，所述多条最上布线具有相同的宽度并且沿一个方向平行延伸；钝化层，位于单元区域和焊盘区域中，钝化层至少覆盖单元区域中的所述多条最上布线的顶表面，钝化层的位于单元区域中的顶表面具有波浪形状；以及多个热凸起，位于钝化层上，所述多个热凸起与所述多条最上布线电绝缘。

【技术特征摘要】
2015.12.09 KR 10-2015-01753491.一种半导体芯片，所述半导体芯片包括：半导体器件层，包括焊盘区域和单元区域，半导体器件层包括位于焊盘区域中的多个硅通孔结构；多条最上布线，位于半导体器件层上，所述多条最上布线在单元区域中以相等的距离布置，所述多条最上布线具有相同的宽度并且沿一个方向平行延伸；钝化层，位于单元区域和焊盘区域中，钝化层至少覆盖单元区域中的所述多条最上布线的顶表面，钝化层的位于单元区域中的顶表面具有波浪形状；以及多个热凸起，位于钝化层上，所述多个热凸起与所述多条最上布线电绝缘。2.根据权利要求1所述的半导体芯片，所述半导体芯片还包括：多个焊盘，位于半导体器件层上，所述多个焊盘连接到位于焊盘区域中的所述多个硅通孔结构；以及多个信号凸起，位于所述多个焊盘上，所述多个信号凸起电连接到所述多个焊盘。3.根据权利要求2所述的半导体芯片，其中，钝化层还覆盖位于焊盘区域中的所述多条最上布线的顶表面，并且包括暴露所述多个焊盘中的每个焊盘的顶表面的一部分的凸起孔，以及所述多个信号凸起中的每个信号凸起通过凸起孔连接到所述多个焊盘中的相应的一个焊盘。4.根据权利要求2所述的半导体芯片，其中，所述多个信号凸起中的每个信号凸起的上端和所述多个热凸起中的每个热凸起的上端具有同一水平面。5.根据权利要求2所述的半导体芯片，其中，所述多个信号凸起和所述多个热凸起具有相同的水平宽度。6.根据权利要求2所述的半导体芯片，其中，所述多个信号凸起以第一节距布置，以及所述多个热凸起以比第一节距大的第二节距布置。7.根据权利要求1所述的半导体芯片，其中，所述多条最上布线中的至少两条邻近的最上布线彼此电连接以用作一条布线。8.根据权利要求7所述的半导体芯片，其中，所述至少两条邻近的最上布线中的每条最上布线的至少一部分在所述多个热凸起中的至少一个热凸起的下面延伸。9.根据权利要求1所述的半导体芯片，其中，钝化层的位于单元区域中的所述顶表面的台阶高度为100nm或更小。10.根据权利要求9所述的半导体芯片，其中，位于单元区域中的所述多条最上布线中的每条最上布线的宽度为200nm至500nm。11.根据权利要求1所述的半导体芯片，其中，所述多个热凸起中的每个热凸起的底表面具有与钝化层的所述顶表面对应的波浪形状。12.一种制造半导体芯片的方法，所述方法包括：制备包括焊盘区域和单元区域的半导体器件层，半导体器件层包括位于焊盘区域中的多个硅通孔结构；在半导体器件层上形成多条最上布线，使得所述多条最上布线在单元区域中以相等的距离布置，所述多条最上布线沿一个方向平行延伸并且具有相同的宽度；在焊盘区域中形成多个焊盘，使得所述多个焊盘连接到位于焊盘区域中的所述多个硅通孔结构；形成钝化层以覆盖所述多个焊盘中的每个焊盘的顶表面的至少一部分和位于单元区域中的所述多条最上布线，钝化层包括具有台阶高度的顶表面；在钝化层上形成掩模图案...

【专利技术属性】
技术研发人员：徐善京，柳承官，赵汊济，赵泰济，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR