电镀的电部件、其制造方法及电系统技术方案

本公开总体上涉及一种用于存储器件的电部件的结构、系统以及制造方法。例如，在蚀刻停止层上沉积导电材料和绝缘材料层的交替的层，以构造垂直堆叠体，穿过蚀刻沟槽穿过垂直堆叠体，以暴露蚀刻停止层，基于所需的电性能，使用电镀材料电镀导电层，以及形成导电层中的每一个的电镀材料之间的连接。

【技术实现步骤摘要】
电镀的电部件、其制造方法及电系统
本公开的实施例总体上涉及一种电子器件，并且更具体地，涉及一种电镀相变开关或双向阈值开关(OTS)的3D阵列。
技术介绍
相变存储器(PCM)是一种非易失性存储技术。PCM是新兴技术，存储级存储器(SCM)应用的候选，和驱逐固态存储应用中NOR及NAND闪存的强劲竞争者，以及在NAND闪存的情况下，是固态驱动器(SSD)。PCM运行是基于通过加热存储器单元(典型地基于例如Ge2Sb2Te5的硫化物)，使存储器单元在两个稳定状态(晶态与非晶态)之间切换，。为了加热存储器单元，电流流经PCM单元。PCM单元的阵列布置为阵列，PCM单元中的每一个可以与例如双向阈值开关(OTS)的选择开关耦合。字线(WL)和位线(BL)布置为使得存储器单元中的每一个能够被编程或查询。一行PCM单元由单个的字线WL触发，并且那一行中的PCM单元中的每一个将根据所述PCM单元的状态(即根据PCM单元处于其高(非晶态)或低(晶态)电阻状态)影响它电连接到的位线BL。
技术实现思路
本公开的某些实施例总体上涉及一种用于制造电镀的电部件的方法，包含：在基板之上沉积蚀刻停止层；在所述蚀刻停止层上沉积导电材料及绝缘材料的交替的层，以构造垂直堆叠体；穿过堆叠体蚀刻沟槽穿过垂直堆叠体，以暴露所述蚀刻停止层；形成电网络，以电连接到所述导电层的一部分；基于电部件的所需的电性能，使用电镀材料在所述沟槽中的所述导电层上电镀；在所述沟槽内的电镀材料上形成电连接，以允许穿过电连接穿过所述沟槽到所述电镀材料；以及移除所述电网络到所述导电层的连接。本公开的某些实施例总体上涉及一种用于垂直的电镀电部件的结构，包含：设置在基板上的蚀刻停止层；堆叠体包含蚀刻停止层之上导电材料及绝缘材料的交替的层的垂直堆叠体，其中：垂直堆叠体具有至少一个穿过其形成的沟槽，基于电部件的所需的电性能，使用电镀材料电镀导电层，以在所述沟槽的侧壁上形成，所述电镀材料的形状为半球形，所述电镀材料的厚度小于所述沟槽的宽度，所述电镀材料的厚度小于所述沟槽中相邻绝缘层的厚度；以及在所述沟槽的侧壁上形成的顶部接触金属层，其中所述电镀材料在所述导电层与所述顶部接触层之间，并且其中所述顶部接触层连接到所述沟槽中其它相邻的电镀结构。本公开的某些实施例总体上涉及一种电系统，包含；包含至少一个垂直阵列的存储器件，垂直阵列中的每一个包含多个存储器单元；电存取所述存储器件中的多个存储器单元的选择器器件；垂直地连接所述存储器单元的垂直阵列的第一金属材料；以及连接到与所述存储器单元的垂直阵列正交的平面中的导电材料的第二金属材料，并且其中所述存储器单元的垂直阵列包含：基板之上的蚀刻停止层；垂直堆叠体，所述垂直堆叠体包含所述蚀刻停止层之上的平面内绝缘体材料和所述平面内导体材料的交替的层，其中：平面内导体及绝缘体层与基板的表面平行，所述垂直堆叠体包含至少一个穿过其形成的沟槽，以及使用电镀材料电镀所述导体层，其中所述电镀材料基于电部件的所需的电性能，以在所述沟槽的侧壁上形成。附图说明为使本公开上面叙述的特征可以被更详细地理解，上面简要概括的本公开可以参考实施例进行更具体的描述，其中实施例中的一些在附图中图示。然而，应注意附图仅示出了本公开的典型实施例，因此不应认为局限其范畴，因为本公开可以认可其它同样有效的实施例。图1为实例性处理系统的框图。图2A图示根据本公开的某些实施例，具有导电材料及绝缘材料的交替的层的实例性垂直堆叠体。图2B图示根据本公开的某些实施例，具有导电材料及绝缘材料的交替的层的两个实例性垂直堆叠体。图2C图示根据本公开的某些实施例，具有导电材料的凹陷的层的图2B的实例性垂直堆叠体。图2D图示根据本公开的某些实施例，图2C的实例性垂直堆叠体的透视图。图2E图示根据本公开的某些实施例，具有耦合到导电层中的每一个的电镀材料的图2C的实例性垂直堆叠体。图2F图示根据本公开的某些实施例，图2E的实例性垂直堆叠体的透视图。图3图示根据本公开的某些实施例，使用导电材料及绝缘材料的交替的层的实例性存储器部件。为了便于理解，尽可能使用相同的参考编号指示所述附图共有的相同元件。应预计在无特定说明的情况下，可以将一个实施例中公开的元件有益地用于其它实施例。具体实施方式下文中，参考了本公开的实施例。然而，应该理解本公开不局限于具体描述的实施例。相反，无论是否涉及不同实施例，以下特征及元件的任意组合预计将本公开实施和实现。此外，尽管本公开的实施例可以获得超过其它可能的解决方案和/或现有技术的优点，但指定的实施例是否获得特定优点并不局限本公开。因此，以下的方面、特征、实施例和优点仅是说明性的，不应认为是所附权利要求的元素或限定，除非一个或多个权利要求中明确记载。类似地，不应将参考“本专利技术”解释为本文公开的任意创造性主题的概括，并且不应认为是所附的权利要求的元素或限定，除非一个或多个权利要求中明确记载。图1为具有处理器件102和存储器器件104的处理系统100的框图。存储器器件104包含以行和列的阵列形式布置的存储器单元。处理器102经由行解码器106和列解码器108与存储器单元阵列接口(interface)。通过可以沿阵列的行延伸的字线和可以沿阵列的列延伸的位线控制个体的存储器单元。存储器单元可以存在于字线与位线之间的结点(junction)。在读取/写入循环过程中，行解码器选择要读取或写入的存储器单元的行页。同样地，列解码器为读取/写入循环选择存储器单元的列地址。本公开的某些实施例中，存储器单元(例如，位于字线与位线之间的结点)中的每一个可以包含相变存储器(PCM)单元(例如，使用相变材料)或双向阈值开关(OTS)中的至少一个。图2A-2F示出了根据本公开的某些实施例，一种电部件(例如存储器器件)的结构及其制造方法。例如，所述方法可以包含在基板之上沉积蚀刻停止层202，其上可以沉积导体层和绝缘体层的垂直堆叠体，如图2A所示。某些实施例中，蚀刻停止层202可以由不在包含氟的等离子体(fluorinecontainingplasma)中蚀刻的任意材料(例如铬、磁性金属)，或者不在氟中蚀刻的氧化物(例如氧化铝)制成。在蚀刻停止层之上，可以沉积绝缘体材料204和导体材料206的交替的层，以形成垂直堆叠体。垂直堆叠体可以包含所示的交替方式的任意数量的绝缘体和导体层。某些实施例中，绝缘体材料可以是二氧化硅(SiO2)，并且导体材料可以是掺杂硅、钼(Mo)或钨(W)。某些实施例中，绝缘体层、导体层的厚度可以相同。某些实施例中，导体层的厚度222可以小于绝缘体层的厚度224。某些实施例中，在垂直堆叠体之上沉积硬掩模208的层，并且用作蚀刻掩模。例如，所述硬掩模可以由铬或者不在包含氟的等离子体中蚀刻的任意材料制成。在此阶段，如图2B所示，在垂直堆叠体之中可以形成一个或多个沟槽。例如，可以在硬掩模208上将掩模层沉积为图案，留下将形成一个或多个沟槽的硬掩模层的暴露部分。使用会蚀刻暴露的硬掩模材料的蚀刻化学过程，可以移除硬掩模的暴露部分。在此阶段，仅暴露垂直堆叠体将形成沟槽的部分，而其它部分被硬掩模材料覆盖。因此，使用会蚀刻垂直堆叠体材料的蚀刻化学过程，可以在垂直堆叠体内形成至少一条沟槽210A和210B，下至蚀刻本文档来自技高网...

【技术保护点】
一种电镀的电部件的制造方法，包含：在基板之上沉积蚀刻停止层；在所述蚀刻停止层之上沉积导体材料及绝缘体材料的交替的层，以构造垂直堆叠体；蚀刻沟槽穿过所述垂直堆叠体，以暴露所述蚀刻停止层；形成电网络，以电连接到所述导电层的一部分；基于所述电部件的所需的电性能，使用电镀材料在所述沟槽中的所述导体层上电镀；在所述沟槽中的所述电镀材料上形成电连接，以允许电连接穿过所述沟槽到所述电镀材料；以及移除到所述导体层的所述电网络连接。

【技术特征摘要】
2015.06.30 US 14/788,1831.一种电镀的电部件的制造方法，包含：在基板之上沉积蚀刻停止层；在所述蚀刻停止层之上沉积导体材料及绝缘体材料的交替的层，以构造垂直堆叠体；蚀刻沟槽穿过所述垂直堆叠体，以暴露所述蚀刻停止层；形成电网络，以电连接到所述导电层的一部分；基于所述电部件的所需的电性能，使用电镀材料在所述沟槽中的所述导体层上电镀；在所述沟槽中的所述电镀材料上形成电连接，以允许电连接穿过所述沟槽到所述电镀材料；以及移除到所述导体层的所述电网络连接。2.如权利要求1所述的方法，还包含蚀刻所述导体层，使得在电镀之前，所述导体层从所述沟槽的侧壁凹陷。3.如权利要求2所述的方法，其中所述导体层从所述沟槽的所述侧壁凹陷的距离约等于所述导体层的厚度。4.如权利要求1所述的方法，其中所述电性能包含相变或双向阈值开关(OTS)中的至少一个。5.如权利要求1所述的方法，其中蚀刻所述沟槽穿过所述垂直堆叠体包含：在所述垂直堆叠体之上沉积硬掩模层；移除所述硬掩模层的一部分，以暴露所述垂直堆叠体的顶部表面的一部分；以及蚀刻所述垂直堆叠体的所述暴露的部分，以构造所述沟槽。6.如权利要求1所述的方法，其中所述蚀刻停止层包含铬。7.如权利要求1所述的方法，其中所述导体材料包含掺杂硅、钼(Mo)或钨(W)或其合金。8.如权利要求1所述的方法，其中所述电镀包含通过水浴的所述导体层与外部电源之间的电连接。9.一种垂直的电镀的电部件的结构，包含：在基板之上设置的蚀刻停止层；垂直堆叠体，所述垂直堆叠体包含所述蚀刻停止层之上导体材料及绝缘体材料的交替的层，其中：所述垂直堆叠体具有穿过其形成的至少一个沟槽，基于所述电部件的所需的电性能，使用电镀材料电镀，以在所述沟槽的侧壁上形成所述导体层，所述电镀材料的形状为半球形，所述电镀材料的厚度小于所述沟槽的宽度，所述电镀材料的厚度小于所述沟槽中相邻绝缘体层的厚度；以及在所述沟槽的所...

【专利技术属性】
技术研发人员：C·R·邦霍特，J·利勒，
申请(专利权)人：HGST荷兰公司，
类型：发明
国别省市：荷兰,NL