应用于可重构全息天线的Ge基等离子pin二极管的制备方法技术

本发明专利技术涉及一种应用于可重构全息天线的Ge基等离子pin二极管的制备方法，该制备方法包括：选取某一晶向的GeOI衬底，并在GeOI衬底内设置隔离区；刻蚀GeOI衬底形成P型沟槽和N型沟槽，P型沟槽和N型沟槽的深度小于GeOI衬底的顶层Ge的厚度；在P型沟槽和N型沟槽内采用离子注入形成第一P型有源区和第一N型有源区；填充P型沟槽和N型沟槽，并采用离子注入在GeOI衬底的顶层Ge内形成第二P型有源区和第二N型有源区；在GeOI衬底上形成引线，以完成Ge基等离子pin二极管的制备。本发明专利技术实施例利用深槽隔离技术及离子注入工艺能够制备并提供适用于形成固态等离子天线的高性能Ge基等离子pin二极管。

【技术实现步骤摘要】
应用于可重构全息天线的Ge基等离子pin二极管的制备方法
本专利技术涉及半导体器件制造
，特别涉及一种应用于可重构全息天线的Ge基等离子pin二极管的制备方法。
技术介绍
天线的性能直对无线通信系统有重要影响，其中，可重构天线和全息天线因为应用范围，或在特定的范围内有突出的优点而受到很多研究人员的关注。等离子体天线是一种将等离子体作为电磁辐射导向媒质的射频天线，它可通过改变等离子体密度来改变天线的瞬时带宽，且具有大的动态范围；还可以通过改变等离子体谐振、阻抗以及密度等，调整天线的频率、波束宽度、功率、增益和方向性动态参数，极大地引起了国内外研究人员的关注，成为了天线研究领域的热点。目前，国内外应用于等离子可重构天线的pin二极管采用的材料均为体硅材料，此材料存在本征区载流子迁移率较低问题，影响pin二极管本征区载流子浓度，进而影响其固态等离子体浓度；并且该结构的P区与N区大多采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响pin二极管的电学性能，导致固态等离子体浓度和分布的可控性差。因此，选择何种材料及工艺来制作一种等离子pin二极管以应用于固态等离子天线就变得尤为重要。
技术实现思路
因此，为解决现有技术存在的技术缺陷和不足，本专利技术提出一种应用于可重构全息天线的Ge基等离子pin二极管的制备方法。具体地，本专利技术实施例提供一种应用于可重构全息天线的Ge基等离子pin二极管的制备方法，其中，所述Ge基等离子pin二极管用于制作可重构全息天线，所述可重构全息天线包括：GeOI半导体基片(1)；制作在所述GeOI半导体基片(1)上的第一天线臂(2)、第二天线臂(3)、同轴馈线(4)及全息圆环(14)；其中，所述第一天线臂(2)和所述第二天线臂(3)包括分布在所述同轴馈线(4)两侧且等长的Ge基等离子pin二极管串，所述全息圆环(14)包括多个Ge基等离子pin二极管串(w7)；所述制备方法包括步骤：(a)选取某一晶向的GeOI衬底，在所述GeOI衬底表面形成第一保护层；利用光刻工艺在所述第一保护层上形成第一隔离区图形；利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GeOI衬底的顶层Ge的厚度；填充所述隔离槽以形成所述Ge基等离子pin二极管的所述隔离区；(b)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述GeOI衬底的顶层Ge的厚度；(c)在所述P型沟槽和所述N型沟槽内采用离子注入形成第一P型有源区和第一N型有源区；(d)填充所述P型沟槽和所述N型沟槽，并采用离子注入在所述GeOI衬底的顶层Ge内形成第二P型有源区和第二N型有源区；(e)在所述GeOI衬底上形成引线，以完成所述Ge基等离子pin二极管的制备。在上述实施例的基础上，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，在所述GeOI衬底表面形成第一保护层，包括：(a1)在所述GeOI衬底表面生成二氧化硅以形成第一二氧化硅层；(a2)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。在上述实施例的基础上，步骤(b)包括：(b1)在所述GeOI衬底表面生成二氧化硅以形成第二二氧化硅层，并且，在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层，进而在所述GeOI衬底表面形成第二保护层；(b2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；(b3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述GeOI衬底以形成所述P型沟槽和所述N型沟槽。在上述实施例的基础上，步骤(c)包括：(c1)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；(c2)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化；(c3)对所述P型沟槽和所述N型沟槽进行离子注入以形成所述第一P型有源区和所述第一N型有源区，所述第一N型有源区为沿离子扩散方向距所述N型沟槽侧壁和底部深度小于1微米的区域，所述第一P型有源区为沿离子扩散方向距所述P型沟槽侧壁和底部深度小于1微米的区域。在上述实施例的基础上，步骤(c3)包括：(c31)光刻所述P型沟槽和所述N型沟槽；(c32)采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽分别注入P型杂质和N型杂质以形成第一P型有源区和第一N型有源区；(c33)去除光刻胶。在上述实施例的基础上，步骤(d)包括：(d1)利用多晶硅填充所述P型沟槽和所述N型沟槽；(d2)平整化处理所述GeOI衬底后，在所述GeOI衬底上形成多晶硅层；(d3)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成第二P型有源区和第二N型有源区且同时形成P型接触区和N型接触区；(d4)去除光刻胶；(d5)利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层。在上述实施例的基础上，步骤(e)包括：(e1)在所述GeOI衬底上生成二氧化硅；(e2)利用退火工艺激活有源区中的杂质；(e3)在所述P型接触区和所述N型接触区光刻引线孔以形成引线；(e4)钝化处理并光刻PAD以形成所述Ge基等离子pin二极管。在上述实施例的基础上，所述全息圆环(14)由多个等长的Ge基等离子pin二极管串构成并形成正多边形结构，所述正多边形的半径为所述天线接收或发送的电磁波波长的四分之三。在上述实施例的基础上，所述可重构全息天线还包括制作于所述GeOI半导体基片(1)的直流偏置线(5、6、7、8、9、10、11、12)，所述直流偏置线(5、6、7、8、9、10、11、12)电连接于所述Ge基等离子pin二极管串及直流偏置电源之间。在上述实施例的基础上，所述直流偏置线(5、6、7、8、9、10、11、12)采用铜、铝或经过掺杂的多晶硅利用CVD工艺制作于所述GeOI半导体基片(1)上。由上可知，本专利技术实施例通过对Ge基等离子pin二极管的P区与N区采用了基于刻蚀的GeOI深槽刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的可控性增强。并且，本专利技术制备的应用于固态等离子可重构天线的GeOI基等离子pin二极管采用了一种基于刻蚀的GeOI深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。另外，常规制作固态等离子pin二极管的P区与N区的制备工艺中，均采用注入工艺形成，此方法要求注入剂量和能量较大，对设备要求高，且与现有工艺不兼容；而采用扩散工艺，虽结深较深，但同时P区与N区的面积较大，集成度低，掺杂浓度不均匀，影响固态等离子pin二极管的电学性能，导致固态等离子体浓度和分布的可控性差。通过以下参考附图的详细说明，本专利技术的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本专利技术的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘本文档来自技高网...

【技术保护点】
一种应用于可重构全息天线的Ge基等离子pin二极管的制备方法，其特征在于，所述Ge基等离子pin二极管用于制作可重构全息天线，所述可重构全息天线包括：GeOI半导体基片(1)；制作在所述GeOI半导体基片(1)上的第一天线臂(2)、第二天线臂(3)、同轴馈线(4)及全息圆环(14)；其中，所述第一天线臂(2)和所述第二天线臂(3)包括分布在所述同轴馈线(4)两侧且等长的Ge基等离子pin二极管串，所述全息圆环(14)包括多个Ge基等离子pin二极管串(w7)；所述制备方法包括步骤：(a)选取某一晶向的GeOI衬底，在所述GeOI衬底表面形成第一保护层；利用光刻工艺在所述第一保护层上形成第一隔离区图形；利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GeOI衬底的顶层Ge的厚度；填充所述隔离槽以形成所述Ge基等离子pin二极管的所述隔离区；(b)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述GeOI衬底的顶层Ge的厚度；(c)在所述P型沟槽和所述N型沟槽内采用离子注入形成第一P型有源区和第一N型有源区；(d)填充所述P型沟槽和所述N型沟槽，并采用离子注入在所述GeOI衬底的顶层Ge内形成第二P型有源区和第二N型有源区；(e)在所述GeOI衬底上形成引线，以完成所述Ge基等离子pin二极管的制备。...

【技术特征摘要】
1.一种应用于可重构全息天线的Ge基等离子pin二极管的制备方法，其特征在于，所述Ge基等离子pin二极管用于制作可重构全息天线，所述可重构全息天线包括：GeOI半导体基片(1)；制作在所述GeOI半导体基片(1)上的第一天线臂(2)、第二天线臂(3)、同轴馈线(4)及全息圆环(14)；其中，所述第一天线臂(2)和所述第二天线臂(3)包括分布在所述同轴馈线(4)两侧且等长的Ge基等离子pin二极管串，所述全息圆环(14)包括多个Ge基等离子pin二极管串(w7)；所述制备方法包括步骤：(a)选取某一晶向的GeOI衬底，在所述GeOI衬底表面形成第一保护层；利用光刻工艺在所述第一保护层上形成第一隔离区图形；利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GeOI衬底的顶层Ge的厚度；填充所述隔离槽以形成所述Ge基等离子pin二极管的所述隔离区；(b)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述GeOI衬底的顶层Ge的厚度；(c)在所述P型沟槽和所述N型沟槽内采用离子注入形成第一P型有源区和第一N型有源区；(d)填充所述P型沟槽和所述N型沟槽，并采用离子注入在所述GeOI衬底的顶层Ge内形成第二P型有源区和第二N型有源区；(e)在所述GeOI衬底上形成引线，以完成所述Ge基等离子pin二极管的制备。2.如权利要求1所述的制备方法，其特征在于，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，在所述GeOI衬底表面形成第一保护层，包括：(a1)在所述GeOI衬底表面生成二氧化硅以形成第一二氧化硅层；(a2)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。3.如权利要求1所述的制备方法，其特征在于，步骤(b)包括：(b1)在所述GeOI衬底表面生成二氧化硅以形成第二二氧化硅层，并且，在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层，进而在所述GeOI衬底表面形成第二保护层；(b2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；(b3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述GeOI衬底以形成所述P型沟槽和所述N型沟槽。4.如权利要求1所述的制备方法，其特征在于，步骤(c)包括：(c1)氧化所述P型沟槽和所述N型沟槽以使所述...

【专利技术属性】
技术研发人员：尹晓雪，张亮，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：发明
国别省市：陕西,61